Digitally Controlled Power Amplifiers For Wireless Communication

digitally controlled power amplifiers
for wireless communication

STEPHAN MAROLDT
TEL. +49 761 5159-557
S T E P H A N . M A R O L D T @ I A F. F R A U N H O F E R . D E
Fraunhofer IAF provides new gallium-nitride (GaN)based solutions for wireless infrastructure in mobile
communication and microwave industrial, scientific, and
medical applications. IAF has established a gallium nitride
technology platform using gate lengths of 0.1 m and
0.25 m in order to realize digitally controlled highly
energy-efficient switch mode power amplifiers. This
article presents state-of-the-art results on a fully integrated
12 Gbit/s digital amplifier circuit to drive GaN switch mode
power amplifiers operating at up to 3 GHz, and a 50 Wclass CMOS+GaN package integrated switch mode power
amplifier which yields efficiencies of 85 %.
State-of-the-art wireless infrastructure in mobile communication requires flexible multi-band and multi-standard operation
covering frequency bands from 0.5 to 3.5 GHz and communication standards from 2G to 4G. A digital transmitter offers a
highly flexible digital interface to meet these requirements.
A vital component of this system is a digitally controlled
power amplifier, based on a highly energy-efficient switch
mode power amplifier (SMPA). Energy-efficient SMPAs are
95
90
2 GHz
also future key components for a wide range of industrial,
30 V
scientific, and medical applications at 2.45 GHz, such as light-
Drain Efficiency (%)
emitting plasma (LEP) lamps and ultra-compact microwave

85
ovens, a new field of consumer market products.
80
GaN technologies have evolved to be the first choice in order

to achieve best technical performance in these fields.
FraunhoferIAF offers a variety of mature GaN technology
75
solutions combined with high performance customer

specific circuit design services optimized for applications
70
in communication, industry, science, medicine and beyond.

65
2
Output Power Density (W/mm)
For its partner Alcatel-Lucent Bell Labs, Fraunhofer IAF has

developed an integrated circuit (IC) to bridge the gap between
low-power silicon based ICs used to generate digital signals
1 Drain efficiency versus output power density (2 GHz, 30 V) mea-
and high power GaN transistors in an SMPA. Our high speed
sured for a highly efficient GaN power cell (gate width of 1.2 mm)
0.1m GaN monolithic microwave integrated circuit (MMIC)
tuned for optimum switch-mode operation.
technology was used to realize a fully integrated digital driver
Draineffizienz versus Ausgangsleistung (2 GHz, 30 V), gemessen an
amplifier circuit for GaN SMPAs. This digital pre-amplifier
einer hocheffizienten GaN-Leistungszelle (Gateweite von 1,2 mm)
or limiting amplifier circuit includes a differential amplifier
im Schaltbetrieb.
and a high speed driver (Fig. 2).
50
DIGITAL GESTEUERTE LEISTUNGSVERSTRKER

FR DIE DRAHTLOSE KOMMUNIKATION
Das Fraunhofer IAF entwickelt neuartige Galliumnitrid-basierte elektronische

Schaltungen fr die drahtlose Mobilfunkinfrastruktur. Dazu wurde eine
Galliumnitrid (GaN)-Technologieplattform mit Gatelngen von 0,1 m und 0,25 m
aufgebaut eine perfekte Basis zur Realisierung von digital gesteuerten, hocheffizienten Leistungs-Schaltverstrkern. Zu den neuesten Ergebnissen gehrt
ein vollstndig integrierter, digitaler Vorverstrker bis 12 Gbit/s fr die Ansteuerung
von GaN-Schaltverstrkern mit einer Betriebsfrequenz von bis zu 3 GHz sowie ein
erstmalig in einem Gehuse implementierter CMOS+GaN-Leistungs-Schaltverstrker
mit einer Ausgangsleistung von 50 W, der eine Leistungseffizienz von 85 % errreicht.
Moderne Sendestationen unserer Mobilfunkinfrastruktur bentigen flexible Hochfrequenz

verstrker fr einen Multi-Band- und Multi-Standard-Betrieb. Sie decken einen breiten
Frequenzbereich von 0,5 bis 3,5 GHz und Mobilfunkstandards von 2G bis 4G ab. Eine digitale
Transmitterarchitektur mit einem hochgradig flexiblen, digitalen Interface kombiniert all diese
Anforderungen. Eine zentrale Komponente eines solchen Systems ist ein digital gesteuerter
Leistungsverstrker, basierend auf einem hochenergieeffizienten Leistungs-Schaltverstrker.
Darber hinaus sind energieeffiziente Leistungs-Schaltverstrker bei einer Betriebsfrequenz
von 2,45 GHz Schlsselkomponenten neuer innovativer Anwendungen fr Massenmrkte,
wie zum Beispiel LEP-Beleuchtungsmittel (Light-Emitting-Plasma) oder ultra-kompakte Mikrowellenherde. Die GaN-Technologie ist heute die erste Wahl, wenn es um hchste technische
Leistungen auf diesem Gebiet geht. Das Fraunhofer IAF bietet eine breite Palette ausgereifter
GaN-Technologielsungen fr diese Anwendungsfelder an, kombinierbar mit kundenspezifischen High-end-Schaltungsentwrfen.
Fr den Partner Alcatel-Lucent Bell Labs wurde beispielsweise eine integrierte Schaltung (IC)
als Brcke zwischen leistungsarmen Silizium-ICs zur Generierung digitaler Signale und GaNLeistungstransistoren entwickelt. Dazu wurde die 0,1-m-GaN-MMIC-Technologie angewendet,
um einen vollstndig integrierten, digitalen Vorverstrker fr einen Leistungs-Schaltverstrker
zu realisieren (Abb. 2). Der Chip ist perfekt fr den Einsatz bei einer Frequenz bis 3 GHz geeignet. Er beinhaltet einen Differenzverstrker und schnelle Treiberverstrker fr Digitalsignale mit
einer Datenrate von bis zu 12 Gbit/s und Signal-Anstiegs- und -Abfallzeiten von 20 ps (Abb. 3).
Eine niedrige Eingangsspannungsamplitude von 0,5 VPP ist ausreichend, um ein Ausgangssignal
von 2,5 VPP bis 5 VPP zu generieren. Diese Ergebnisse schaffen ausreichenden Spielraum, um
einen GaN-Leistungs-Schaltverstrker ber eine leistungsarme Digitalschaltung bei einem sehr
niedrigen Energieverbrauch des GaN-MMICs von nur 400 mW pro Steuerkanal zu regeln.
In enger Kooperation mit NXP Semiconductors nimmt das Fraunhofer IAF eine zentrale
Rolle bei der Entwicklung von GaN-Technologien der nchsten Generation ein, deren hochenergieeffiziente Transistoren mit einer Gatelnge von 0,25 m fr den Schaltbetrieb optimiert
51
6 Gbit/s
1.0 V/div
83 ps/div
1.0 V/div
42 ps/div
80.0 %
80.0 %
in 1
5 V pp
in 2
1 2 G b i t / s
20.0 %
D ifferential
D river
A mplifier
A mplifier
20.0 %
2
The circuit operates at up to a bit rate of 12 Gbit/s (Fig. 3) with
switch mode under so-called class E conditions (Fig. 4 and 5).
rise/fall times of about 20 ps, which is well suited for opera-
Using our technology, our partner was able to present leading
tion at up to 3 GHz. It provides high output voltage ampli-
state-of-the-art performance for a GaN SMPA at 2.14 GHz.
tudes from 2.5 VPP. to 5 VPP, while only requiring a small input
We demonstrated an output power of 28 W at outstanding
swing of 0.5 VPP. The demonstrated results provide sufficient
85 % drain efficiency, and an overall efficiency of 76 % PAE
margin to control a subsequent GaN final stage SMPA from a
including CMOS driver amplifier and package losses. In the
low-power digital circuit, with a low-power consumption of
measurements, the output power can be increased to more
only 400 mW per output channel.
than 50 W at the expense of power efficiency. The power

density of the 9.6 mm GaN power bar is 5.9 W/mm with
In cooperation with NXP Semiconductors, IAF is heavily in-
de-embedded losses introduced by in-package matching.
volved in the development of next generation GaN technolo-
This work is the first to demonstrate the implementation of
gies with a gate length of 0.25 m for highly efficient SMPA
a complete CMOS+GaN switch mode high power amplifier
power transistors. A demonstration of the achievable results
in a package.
is shown in Fig. 1. Based on a switch mode power cell operating at 2 GHz and 30 V, our technology is capable of delivering
Fraunhofer IAF offers GaN technologies using a gate length
more than 85 % drain efficiency and 6.5 W/mm output
of 0.1 m and 0.25 m to realize highly efficient GaN power
power density.
transistors and integrated circuits for digitally controlled

switch mode power amplifiers. This opens up new oppor-
A high power GaN transistor with a gate width of 9.6 mm was
tunities for applications built around switch mode power
integrated in a compact package together with a digital silicon
amplifiers such as digital transmitter architectures in mobile
CMOS power driver while the GaN device was operated in
communication stations.
PCB
4 Schematic and potential realization of a

highly efficient in-package CMOS+GaN switch
mode power transistor. The compact package
(beige) integrates a CMOS driver (blue), a GaN
VGN
VGF
VDD, CMOS
switch power transistor (green) and passive
VGG
matching networks.
Schaltbild und mgliche Realisierung eines hoch-
L1
RFout
RFin
CLd
CLd
C2
CMOS Driver
52
GaN Switch
effizienten CMOS+GaN-Schaltverstrker-Transistors im Gehuse. Das kompakte Gehuse (beige)

integriert einen CMOS-Leistungstreiberchip
(blau), einen GaN-Leistungstransistor (grn) und
passive Komponenten als Anpassnetzwerke.
5
2 Chip photograph and schema-
sind. Abb.1 zeigt dabei erreichte Leistungskenndaten. Eine Leistungstransistorzelle dieser
tic of a fully integrated digital
Technologie erreicht im Schaltbetrieb bei 2 GHz und 30 V Versorgungsspannung eine Effizienz
GaN driver amplifier circuit for
von mehr als 85 % und eine Ausgangsleistungsdichte von bis zu 6,5 W/mm.
switch mode power amplifiers,

used to bridge the gap between
Ein damit hergestellter GaN-Leistungstransistor mit einer Gateweite von 9,6 mm wurde
conventional low-power silicon-
zusammen mit einem digitalen CMOS-Leistungstreiberchip in ein Gehuse implementiert,
based ICs and GaN power de-
einschlielich eines Netzwerks, welches den Transistor in den sogenannten Klasse-E-Schalt-
vices (size 1.5 x 1.75 mm).
betrieb versetzt (Abb. 4 und 5). Mithilfe dieser Technologie konnte unser Partner weltweit
Chip-Foto und Schaltbild eines
fhrende Ergebnisse auf dem Gebiet der GaN-Leistungs-Schaltverstrker bei einer Frequenz von
integrierten digitalen GaN-
2,14 GHz erzielen. Dabei wurde eine Gesamtschaltungseffizienz von 76% erreicht inklusive
Treiberverstrkers fr Schaltver-
der Leistungsaufnahme des CMOS-Treiberverstrkers und aller elektrischen Verluste im
strker mit hoher Leistung; das
Aufbau des Gehuses. Messergebnisse zeigen, dass damit eine Ausgangsleistung von ber
Bindeglied zwischen leistungsar-
50 W erreicht werden kann, was einer sehr hohen intrinsischen Leistungsdichte des GaN-
men Silizium-ICs und GaN-Leis-
Leistungstransistors von 5,9 W/mm entspricht. Mit dieser Arbeit konnte weltweit erstmalig
tungsbauelementen (Chipgre
die erfolgreiche Integration eines CMOS+GaN-Leistungs-Schaltverstrkers in einem Gehuse
1,5 x 1,75 mm).
gezeigt werden.
3 Eye diagram at 6 Gbit/s and

12 Gbit/s measured at the out-
Das Fraunhofer IAF bietet GaN-Technologien mit einer Gatelnge von 0,1 m und 0,25 m zur
put of the digital GaN driver
Realisierung hochenergieeffizienter GaN-Leistungstransistoren und integrierter Schaltungen fr
amplifier MMIC.
digital gesteuerte Leistungs-Schaltverstrker. Damit erffnen sich neue Wege fr Anwendungen
Messung der Augendiagramme
auf der Basis von Schaltverstrkern, wie digitale Transmitter fr Mobilfunkstationen.
bei 6 Gbit/s und 12 Gbit/s am

Ausgang des digitalen GaNTreiberverstrkers.
5 Fully implemented
CMOS+GaN switch mode high
power amplifier in a package.
Vollstndig implementierter
CMOS+GaN-Leistungs-Schaltverstrker in einem Gehuse.
53

Digitally Controlled Power Amplifiers For Wireless Communication

Uploaded by

Copyright:

Available Formats

Digitally Controlled Power Amplifiers For Wireless Communication

Uploaded by

Document Information

Original Description:

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Digitally Controlled Power Amplifiers For Wireless Communication

Uploaded by

Copyright:

Available Formats

digitally controlled power amplifiers

for wireless communication

also future key components for a wide range of industrial,

scientific, and medical applications at 2.45 GHz, such as light-

Drain Efficiency (%)

emitting plasma (LEP) lamps and ultra-compact microwave

ovens, a new field of consumer market products.

GaN technologies have evolved to be the first choice in order

solutions combined with high performance customer

in communication, industry, science, medicine and beyond.

Output Power Density (W/mm)

For its partner Alcatel-Lucent Bell Labs, Fraunhofer IAF has

1 Drain efficiency versus output power density (2 GHz, 30 V) mea-

and high power GaN transistors in an SMPA. Our high speed

0.1m GaN monolithic microwave integrated circuit (MMIC)

tuned for optimum switch-mode operation.

technology was used to realize a fully integrated digital driver

Draineffizienz versus Ausgangsleistung (2 GHz, 30 V), gemessen an

amplifier circuit for GaN SMPAs. This digital pre-amplifier

einer hocheffizienten GaN-Leistungszelle (Gateweite von 1,2 mm)

or limiting amplifier circuit includes a differential amplifier

and a high speed driver (Fig. 2).

DIGITAL GESTEUERTE LEISTUNGSVERSTRKER

Das Fraunhofer IAF entwickelt neuartige Galliumnitrid-basierte elektronische

Moderne Sendestationen unserer Mobilfunkinfrastruktur bentigen flexible Hochfrequenz

switch mode under so-called class E conditions (Fig. 4 and 5).

rise/fall times of about 20 ps, which is well suited for opera-

Using our technology, our partner was able to present leading

tion at up to 3 GHz. It provides high output voltage ampli-

state-of-the-art performance for a GaN SMPA at 2.14 GHz.

We demonstrated an output power of 28 W at outstanding

swing of 0.5 VPP. The demonstrated results provide sufficient

85 % drain efficiency, and an overall efficiency of 76 % PAE

margin to control a subsequent GaN final stage SMPA from a

including CMOS driver amplifier and package losses. In the

low-power digital circuit, with a low-power consumption of

measurements, the output power can be increased to more

only 400 mW per output channel.

than 50 W at the expense of power efficiency. The power

In cooperation with NXP Semiconductors, IAF is heavily in-

de-embedded losses introduced by in-package matching.

volved in the development of next generation GaN technolo-

This work is the first to demonstrate the implementation of

gies with a gate length of 0.25 m for highly efficient SMPA

a complete CMOS+GaN switch mode high power amplifier

power transistors. A demonstration of the achievable results

Fraunhofer IAF offers GaN technologies using a gate length

more than 85 % drain efficiency and 6.5 W/mm output

of 0.1 m and 0.25 m to realize highly efficient GaN power

transistors and integrated circuits for digitally controlled

A high power GaN transistor with a gate width of 9.6 mm was

tunities for applications built around switch mode power

integrated in a compact package together with a digital silicon

amplifiers such as digital transmitter architectures in mobile

CMOS power driver while the GaN device was operated in

4 Schematic and potential realization of a

switch power transistor (green) and passive

effizienten CMOS+GaN-Schaltverstrker-Transistors im Gehuse. Das kompakte Gehuse (beige)