Retour au menu !

Les transistors à effet de champ

A – TRANSISTORS à JONCTION (JFET)

1 – Structure
Contrairement aux transistors bipolaires dont le fonctionnement repose sur deux types de
porteurs les trous et les électrons, les transistors unipolaires fonctionnent avec un seul type de
charges, les trous ou les électrons. Le transistor à effet de champ à jonction est un premier
exemple de transistor unipolaire.
Sur un substrat (P+) très fortement dopé, on
Source Grille Drain
diffuse une zone dopée N : le canal. Au centre du
dispositif, on diffuse une grille nommée aussi
Mur porte ou gate, dopée P+ reliée au substrat et de
d'isolement part et d'autre de cette grille, deux îlots très
fortement dopées N+ : la source (zone d’entrée
des électrons dans le dispositif) et le drain (zone
P+ de sortie des charges). Il existe aussi des JFET
N+ N+
(acronyme pour Junction Field Effect Transistor)
ayant un canal P qui sont complémentaires des
transistors canal N.
Canal N Pour ces transistors canal P, toutes les tensions et
Fig 1 les courants sont à inverser.
Substrat P+

Le symbole utilisé pour les représenter est donné ci-dessous. Le trait qui correspond au
D D canal est continu. La grille et le canal forment une jonction
PN ; la flèche correspondante est orientée dans le sens passant
G G de cette jonction. Sur les schémas, elle est parfois décalée du
côté de la source.
S S
Canal N Canal P
Fig. 2

2 – Fonctionnement
2.1 – Etude expérimentale
On procède au relevé des caractéristiques en utilisant le montage ci-après. En
fonctionnement normal la jonction grille–canal est polarisée en inverse : le courant d’entrée IG
est très faible et les courants drain et source sont identiques.
 Dans le réseau des caractéristiques de sortie ID = f(VDS), on observe quatre zones
différentes. Une zone linéaire dite résistive, un coude, une zone de saturation (ID ≈ constant) et
une zone d’avalanche.

ID ID I DSS Ugs = 0
RG
Ugs = –1,5

mV V G Ugs = –3

VGS VDS
Ugs = –6 U DS
Résis Coude Saturation Avalanche
Fig. 3

2.2 – Interprétation du fonctionnement

" Zone résistive
Dans une jonction polarisée en inverse existe une zone isolante (sans porteurs libres) dont
l'épaisseur e est fonction de la tension inverse (e ≈ k VGS ). Cette zone isolante qui
correspond aux jonctions grille-canal et substrat-canal diminue la largeur effective du canal.

-1V -3V
S G D S G D
N+ P+ N+ N+ P+ N+

N N

P+ Substrat P+ Substrat
Fig. 4-a Fig. 4-b

Pour les tensions VDS faibles, le canal se comporte comme une résistance ohmique dont la
valeur est fonction de sa section et donc de la tension inverse entre la grille et la source. Le
JFET est alors équivalent à une résistance commandée par une tension. Pour une valeur VP
suffisamment négative de VGS, la conduction s’annule. On dit que le canal est « pincé » et que
VP est la tension de pincement.
" Zone du coude
0 1 2 La largeur de la zone isolante est également influencée par la
5
tension entre le drain et la source. Du côté de la source sa largeur
S G D
N+ P+ N+ est : e1 = k VGS .
N Du côté du drain, elle est : e2 = k VGD . Quand VDS augmente, la
valeur du courant drain résulte de deux phénomènes compétitifs :
P+ Substrat une croissance liée au caractère ohmique du canal et une
Fig. 5 diminution liée au pincement progressif de ce canal.

" Zone de saturation

Dans cette zone tout accroissement de VDS qui augmenterait le courant ID augmente aussi le
pincement. Quand le canal se pince, la densité du courant augmente jusqu'à ce que les porteurs
atteignent leur vitesse limite : le courant drain reste constant et le transistor est dit saturé. La
valeur maximum de ID pour VGS = 0, qui correspond au pincement du canal est notée IDSS.
" Zone d'avalanche
Elle résulte d'un claquage inverse de la jonction drain-grille. Ce claquage est destructeur du
dispositif si rien ne limite le courant drain.
" Influence de la température
La largeur de la zone de déplétion diminue avec la température ce qui induit une croissance
du courant drain. Mais la mobilité des porteurs diminue avec la température. C’est le second
effet qui est prépondérant pour les courants drain élevés et il n’y a pas de risque
d’emballement thermique avec les transistors à effet de champ.

3 – Réseaux de caractéristiques
3.1 – Réseau d'entrée
Ig Les transistors JFET doivent uniquement être utilisés avec des
tensions VGS négatives et inférieures à la tension de claquage
inverse.
La caractéristique d’entrée est celle d’une diode polarisée en
inverse. On a donc toujours :
IG = 0
Fig. 6

3.2 – Réseau de sortie

Id Idss Ugs = 0 C’est le réseau des courbes ID = f(VDS) avec
VGS = Constante.
Ugs = –1,5 Ce réseau est caractérisé par trois régions utiles :
la région ohmique,
Ugs = –3
la zone de coude,
la zone de saturation.
Dans cette zone, on note une légère croissance de
–6 Ugs = –6 ID avec VDS car la longueur effective du canal
Ugs Up Uds diminue.
Fig. 7

3.3– Réseau de transfert ou de transconductance

Ce réseau correspond aux courbes ID = f(VGS) pour VDS = Constante.
Les caractéristiques sont des droites pour la partie ohmique. Dans la zone de saturation
pour les valeurs supérieures de VDS, la caractéristique est parabolique et on peut écrire en
première approximation que :
2
 V 
I D = I DSS 1 − GS 
 VP 

Les JFET sont caractérisés par une grande dispersion des valeurs des paramètres. Pour un
même type, le courant drain maximum IDSS et la tension VGS de pincement VP peuvent varier
d’un facteur 4 à 5. Ainsi pour un 2N 5459, on note les valeurs suivantes :
4 mA < IDSS < 16 mA et – 2 V > VP > – 8 V.

4 – Polarisation des transistors à effet de champ

A cause de cette dispersion des paramètres, il est impossible de régler le point de
fonctionnement en imposant le potentiel de grille car ID peut varier de manière trop importante
pour un VGS donné.
EXERCICE : en utilisant l’expression de ID en fonction des valeurs de IDSS et de VP montrer que
pour un 2N 5459, on a : 1ma < ID < 12 mA si on choisit VGS = – 1 V.
4.1– Polarisation automatique
Id Idss
RD Ugs = 0

R E –1,5

RG
VS –3
RS
–6 Ugs = –6
Fig. 8 Ugs Uds

La grille est reliée à la masse par une résistance RG de forte valeur. Comme le courant grille
est nul, le potentiel de grille est nul. Le courant drain produit dans la résistance de source une
chute de tension égale à RS.ID . La tension grille-source vaut donc : VGS = VGM – VSM = –
RS.ID . La grille est bien négative par rapport à la source.
L’équation de la droite d’attaque est : VGS = – RS.ID
et celle de la droite de charge est : VDS = E – (RS + RD).ID
L'intersection de ID = – VGS/RS avec la caractéristique de transfert définit la tension VGS et la
valeur de ID. L’intersection de la droite de charge et de la caractéristique qui correspond à VGS
donne la valeur de VDS.
Si le courant drain augmente, la chute de tension dans la résistance de source augmente ce
qui diminue la conduction du canal et donc le courant drain. Il y a une contre-réaction qui
stabilise le point de fonctionnement.

4.2– Polarisation par pont diviseur

On utilise comme pour les transistors bipolaires une polarisation par pont de base et
résistance de source.
V DD Le potentiel appliqué à la grille est :
R1 R D VGM = R2/(R1 + R2)
Le potentiel de la source est VSM = RS.ID. Comme VSM = VGM –
VGS, la valeur du courant drain est donc : ID = (VGM – VGS)/RS.
Si l’on prend VGM beaucoup plus grand que VGS, la stabilisation
R2 RS sera assurée.
Si l’on souhaite une stabilisation parfaite, il est possible d’utiliser
Fig. 9
un transistor bipolaire monté en source de courant constant dont la
charge sera constituée par le transistor à effet de champ.

5 – Schéma équivalent en petits signaux

L’examen des caractéristiques d’un JFET polarisé dans la zone de saturation montre que
les équations qui régissent le fonctionnement sont :
En entrée : iG = 0
En sortie : iD = sS.vGS + 1/ρ.vDS.

On définit la pente ou transconductance par : s =

∆I D i
= D
!# $&
∆VGS vGS" % VDS = Const

et la résistance interne par : ρ =

∆VDS !# $&
v
= DS
∆I D " %
iD VGS = Const

En utilisant la relation ID = IDSS.(1 – VGS/VP)², on obtient l’expression suivante pour la valeur

de la pente :
 G iD D !#
VGS
s = 2.I DSS . 1 −
−1$& !# $&
"
VP
.
VP %" %
vGS vDS RD Pour les transistors petits signaux les valeurs
s.vGS ρS typiques de la pente et de la résistance interne
S sont :
s ≈ quelques mA/V ρ ≈ 10 kΩ à 100 kΩ
Fig. 10
En entrée, on applique une tension VGS et le courant consommé est nul. En sortie le FET se
comporte comme un générateur de courant d’intensité s.vGS en parallèle avec une résistance ρ.
Ce schéma simplifié permet d’interpréter le fonctionnement des JFET montés en
amplificateur.
La caractéristique de transconductance étant parabolique les FET déforment les signaux de
grande amplitude. Il faut satisfaire la condition iD << ID pour limiter la distorsion du signal.
On prend souvent iD ≈ ID /10.
Comme pour les transistors bipolaires trois montages peuvent être envisagés. Le montage
grille commune ne sera pas étudié car il n’est pratiquement pas utilisé.

6 – Montage source commune

Avec une polarisation automatique ou par pont de grille, il faut introduire une résistance de
source dont la présence diminue le gain de l’étage. Il est possible de placer en parallèle sur la
résistance RS un condensateur de découplage. Pour les signaux variables la source est alors au
potentiel de la masse.

RD Le schéma équivalent du montage est alors le même

que celui du transistor. La résistance de sortie est :
ROUT = ρDS // RD // RU
R La tension d’entrée est vE = vGS
RG Le gain en tension est donc :
RS VS vS = – ROUT.iD = –s.ROUT.vGS
AV = – s.ROUT
Fig. 11
Ce montage est donc caractérisé par une très grande impédance d’entrée, une impédance de
sortie moyenne et un gain en tension moyen et négatif : il existe un déphasage de 180° entre
l’entrée et la sortie.
MONTAGE NON DECOUPLE :
Soit rS la partie non découplée de la résistance de source (RS = R’S + rS). La tension d’entrée
est alors : vE = s.vGS + rS.iD = s.vGS + rS. s.vGS = vGS(1 + s.rS).
Le gain en tension devient : AV = – s.RD/(1 + s.rS) ≈ – RD/rS
L’utilisation de la notion de transconductance ou pente permet de mettre en évidence
l’analogie qui existe entre les montages source commune et les montages émetteur commun.

7 – Montage drain commun

Le signal de sortie est prélevé aux bornes de la résistance de source.
L’impédance de sortie est : ρS = RS // ρDS //RU
La tension de sortie est : vS = s.vGS
En entrée, on a : vGS = vGM – vSM = vE – vS
vS = s.ρS(vE – vS) ⇒ vS(1 + s.ρS) = s.ρS..vE
 G S
s.vGS
R
ve vS
RG
VS RG R DS RS RU
RS D
Fig. 12
s. ρS
La valeur du gain en tension est donc : AV = < 1
(1 + s . ρS )
L’impédance d'entrée est : ZE = RG
Le calcul de l’impédance de sortie est un peu plus délicat. Par définition, celle-ci est égale
au quotient de la tension de sortie à vide par le courant de court-circuit :
V A .v
ZS = S = V E et iCC = s.vGS = s.(vE – vS).
iCC iCC
Si la sortie est en court-circuit, la tension de sortie est nulle et donc icc = s.vE
!# s. ρ $& .v
" 1+ s. ρ %
S

ρS
E

ZS = S
= < ρS
s.v E 1 + s. ρS
Ce montage est caractérisé par un gain en tension légèrement inférieur à l’unité, une très
grande impédance d’entrée et une impédance de sortie faible. C’est un montage adaptateur
d'impédance.

8 – Applications spécifiques des FET

"#
Interrupteur analogique
Id On considère un FET dont la source est à la masse. Pour une
Vgs = 0
tension VGS nulle, le transistor étant saturé présente une
résistance RDS faible (≈ 100 Ω). Si par contre VGS est très
négatif il est bloqué et la résistance RDS est très grande. Cette
propriété est très utilisée dans les interrupteurs analogiques
Saturation Vds
qui permettent la commutation de signaux alternatifs.
Blocage
Fig. 13 On utilise soit la connexion « shunt » soit la connexion
« série ». Dans les deux cas l’interrupteur n’est pas parfait et
présente une résistance RDS.
Le modèle série peut être utilisé comme « hacheur » de signal : les signaux lentement
variables avec le temps sont difficiles à amplifier. On
Entrée Sortie applique sur la grille une tension de commande
rectangulaire variant entre 0 et la tension de blocage du
Comm FET. On transforme ainsi le signal d’entrée continu en
Entrée Sortie un signal alternatif rectangulaire dont la fréquence est
celle du générateur de commande. Il est alors possible
d’utiliser un amplificateur alternatif conventionnel pour
Comm amplifier le signal. On effectue ensuite un redressement
pour obtenir l’image amplifiée du signal original.
Fig. 14

"# Résistance commandée par une tension

Dans la région ohmique, la résistance drain-source RDS est fonction de la valeur de VGS. Plus
cette tension est négative et plus RDS est grand. Pour VGS nul, la valeur de RDS est voisine
d’une centaine d’ohms. Si la tension aux bornes de RDS est inférieure à 100 mV, le FET peut
être utilisé avec des tensions alternatives. On peut utiliser cette résistance commandée en
tension pour stabiliser le taux de réaction dans un oscillateur.
"#Résistance non linéaire
Un transistor dont la grille est reliée au drain se comporte comme une résistance non linéaire
dont la caractéristique est le lieu des points tels que VDS = VGS.
"# Source de courant
On trouve dans les catalogues des constructeurs des diodes à courant constant qui sont en fait
I = I DSS des transistors à effet de champ dont la grille est reliée à la source.
Cette « diode » se comporte comme un générateur de courant
constant égal à IDSS (gamme 0,2 à 5 mA) et de résistance interne R
(gamme 20 MΩ à 200 kΩ). La chute de tension dans la diode doit
rester inférieure à la tension de claquage du transistor.

9 – Comparaison avec les transistors bipolaires

Il existe beaucoup d’analogies entre les montages amplificateurs réalisés soit avec des FET
soit avec des transistors à jonction. Les montages source commune se comportent comme les
montages à émetteur commun et les montages drain commun comme les montages à
collecteur commun.
"#
Les avantages des FET sont :
– une grande résistance d’entrée
– le faible niveau de bruit lié au fait qu’il n’y a qu’un seul type de porteurs et donc pas de
recombinaisons.
"#
Les inconvénients des FET sont :
– une faible pente
– le manque de linéarité
– la grande dispersion des caractéristiques
– la polarité opposée des tensions VDS et VGS qui interdit les liaisons directes entre étages.
Dans les montages amplificateurs, les FET seront principalement utilisés dans l’étage
d’entrée. On profite de leur grande impédance d’entrée qui permet de ne pas perturber la
source. Dans ce premier étage l’amplitude des signaux est petite et de ce fait l’influence de la
non linéarité du transistor est minime si la polarisation est correcte. Pour les étages suivants,
on utilisera des transistors bipolaires qui autorisent une plus grande dynamique au niveau de
l’amplitude des signaux.

B – TRANSISTORS METAL OXYDE (MOSFET)

1 – Structure
MOSFET est un acronyme pour « Metal Oxide Semiconductor Field Effect Transistor ».
Les MOSFET ou transistors MOS sont des transistors à effet de champ dont la grille
métallique est totalement isolée du canal par une mince couche isolante d’oxyde de silicium
(SiO2) d’épaisseur voisine de 0,1 µm.
La grille, la couche de silice et le canal constituent un condensateur dont la polarisation
peut modifier la conductivité du canal. Le changement peut résulter soit d’une modification de
la concentration en porteurs majoritaires et l’on a des MOS à canal diffusé ou à déplétion,
soit d’une modification de la concentration en porteurs minoritaires et l’on a alors des MOS à
canal induit ou à enrichissement.
 Pour ce type de transistors le courant d’entrée est nul puisque que la grille est isolée. La
résistance d’entrée est toujours supérieure à 1010 Ω.

2 – MOS à canal diffusé

2.1 – Structure et fonctionnement
Source Grille Drain
Silice Métal Sur un substrat (B) dopé P sont diffusées deux zones très
dopées N+ formant le drain et la source reliées par un canal dopé
N+ N Canal N+
N. Il existe également des MOS avec un canal P et qui
Substrat
P fonctionnent avec des tensions et des courants opposés à ceux
ayant un canal N.
D D
Sur le symbole utilisé pour la représentation des MOS à canal
G
B G diffusé, le canal est représenté par un trait continu. Une flèche
figure la jonction substrat-canal, elle est orientée dans le sens
S passant de la diode. Les quatre électrodes peuvent être
S
Fig. 15 accessibles mais le substrat et la source peuvent être reliés en
interne.
Vgs = 0 Vgs < 0 Vgs > 0
D Id < Id0 Id > Id0

G B
P

S N

Fig.16

Pour un potentiel VGS nul et sous l’action de la tension drain-source, un courant drain ID
circule dans le canal. Sa section diminue quand on se rapproche du drain. Si VGS est négatif,
on induit par effet capacitif des charges positives dans le canal et donc des recombinaisons : la
population en électrons diminue et la conduction du canal diminue. Le potentiel du canal est
d'autant plus positif que l'on se rapproche du drain. Au contraire, si VGS est positif la zone
appauvrie en porteurs régresse dans le canal et le courant drain augmente. Selon la valeur de la
tension grille-source, le canal est plus ou moins conducteur.

2.2 – Caractéristiques
Pour les tensions VGS positives, il y a un accroissement
Id
Ugs +4V du nombre de porteurs libres dans le canal
(enrichissement) et pour les tensions VGS négatives, on a
+2V
un appauvrissement. L’expression du courant drain est
+0V comme pour un JFET donnée par :
–2V
I D = I DSS
!#1 − V $& 2

" V%
GS

–4V P

mais cette fois VGS peut être positif ou négatif.

Mos canal N diffusé (appauvrissement) Uds
Fig. 17 La polarisation de ce type de transistor est
particulièrement simple car on peut le polariser avec la
grille à la masse (VGS = 0). On peut également utiliser les mêmes méthodes de polarisation
que pour les JFET. Les applications de ce type de transistor sont les mêmes que celles des
transistors à effet de champ à jonction.

3 – MOS à canal induit

3.1 – Structure et fonctionnement
D
D
N+ P G
G Canal
B S
induit
D
N+
G
S
S

Fig. 18

Pour ce type de transistor il n’y a pas de canal créé lors de la fabrication. Pour les tensions
de grille VGB négatives, la jonction drain-substrat est bloquée et le courant drain ID est nul. Les
seuls porteurs libres dans la zone P sont des électrons d’origine thermique. Si VGB est assez
positif, les charges négatives du matériau P se regroupent au voisinage de la grille et forment
une couche conductrice entre le drain et la source. Cette couche se comporte comme une zone
N qui est induite dans la zone P par inversion de la population des porteurs.
La tension de seuil minimale pour induire un canal est notée Vth (th est mis pour threshold
= seuil). Si VGB croît au-delà du seuil, la section du canal augmente et ID croît. Par
construction le substrat est souvent relié à la source et VGB est alors égal à VGS. Sur le symbole
des MOS à canal induit, le canal est représenté par un trait discontinu. Une flèche indique le
sens pour lequel la jonction substrat-canal est passante. Il existe également des transistors
complémentaires dans lesquels le canal induit est de type P.

3.2 – Caractéristiques
Id Les caractéristiques de sortie de ce type de transistor ont
Ugs +8V l’aspect habituel de celles des transistors à effet de
+6V champ.
+4V La caractéristique de transconductance est parabolique et
son équation est de la forme :
+2V ID = K(VGS – Vth)².
Les tensions de commande et de sortie ont cette fois le
Mos canal N induit (enrichissement) Uds même signe : la liaison directe est possible entre les
Fig. 19
étages successifs.

4 – Utilisations des transistors MOS

4.1 – Généralités
La couche de silice qui isole la grille de commande est tellement mince qu’elle sera
détruite par une tension grille-source excessive. Le simple fait d’apporter des charges statiques
sur la grille peut provoquer la destruction du dispositif. En effet la capacité du condensateur
grille-silice-canal est si petite que même des quantités minimes d’électricité peuvent créer des
champs électriques supérieurs au seuil de claquage de l’isolant. Ce claquage est irréversible et
destructeur.
 La manipulation des transistors MOS suppose quelques précautions telles que la mise à la
masse des opérateurs, l’usage de conditionnements conducteurs, l’emploi de plans de travail
conducteurs, l’utilisation d’anneaux conducteurs reliant les électrodes qui sont retirés après
soudure du composant sur le circuit. Ces transistors sont souvent protégés par une diode Zener
incorporée lors de la fabrication entre la source et la grille. L’inconvénient de cette protection
très efficace est qu’elle diminue beaucoup la résistance d’entrée.
$ Avantages des transistors MOS
♦ Leur principal avantage est la résistance d'entrée qui est très grande Re ≈ 1012 ΩPour un
transistor à effet de champ à jonction, la résistance d’entrée est de l’ordre de 108 Ω.
♦ Le bruit intrinsèque est toujours très faible.
♦ Ce type de transistor est simple à fabriquer et par suite peu onéreux.
♦ La densité d’intégration autorisée par ce type de composant est très importante : on dépasse
aujourd’hui le nombre de 107 transistors sur une seule puce.
$ Inconvénients des transistors MOS
♦ La vitesse de commutation est plus faible que celle des transistors bipolaires.
♦ La pente est faible.
♦ La dispersion des paramètres est élevée.
♦ Il est nécessaire de prévoir une protection des entrées.

4.2 – Utilisations des transistors MOS

Ce sont les mêmes que celles des JFET : ils sont utilisés en amplification et en
commutation. Avec des MOS dont les quatre électrodes sont accessibles on peut réaliser des
commutateurs « série » performants.
Commande Si UGB = VBB ≤ 0 le MOS est bloqué. La résistance RDS est
10
supérieure à 10 Ω ce qui correspond à un circuit ouvert.
+Vdd S D Si UGB = VDD > 0 est grand, le MOS est conducteur et RDS vaut
Entrée Sortie
B quelques ohms.
–Vbb Le transistor constitue un relais statique dont la puissance de
Fig. 20
commande est négligeable.
Ces commutateurs sont beaucoup utilisés dans les hacheurs de signaux et dans les
multiplexeurs (circuits qui permettent de relier successivement plusieurs signaux à l’entrée
d’un même dispositif).
Les transistors MOS sont aussi très utilisés en commutation logique pour la réalisation de
portes. Ils sont simples à fabriquer. La dissipation thermique et la consommation sont très
faibles ce qui autorise une très forte intégration et la réalisation de systèmes alimentés avec
des piles miniatures. Toutefois pour les applications de commutation, on préfère utiliser des
paires de transistors complémentaires dites « CMOS ». (Le C correspond à Complementary)

5 – Transistors CMOS
+Vdd Le circuit de base de cette technologie est l’inverseur CMOS.
(P) Si l’entrée est au niveau logique 1 (E = + VDD) le transistor Q1
Q1 (canal P) est bloqué et le transistor Q2 (canal N) est saturé. Le
Entrée
potentiel de la sortie S est donc égal à – VBB qui correspond au niveau
Sortie
logique 0.
A contrario quand l’entrée est au niveau logique 0 (E = – VBB) le
Q2 transistor Q1 est saturé et le transistor Q2 est bloqué. La sortie S est au
(N) potentiel + VDD.
–Vbb

Fig. 21
 On réalise ainsi un inverseur logique. En dehors des périodes de transition un seul
transistor est passant et de ce fait aucun courant ne circule entre VDD et VBB.
C’est pour cette raison que la consommation des circuits est
Uem Vdd aussi faible.
0V Lors des périodes de transition, il apparaît une impulsion de
Usm courant entre VDD et VBB. Elle est due à la charge des
condensateurs équivalents aux entrées des transistors suivants.
Si la consommation est pratiquement nulle en basse fréquence
Id1
(fractions de mW), elle croît avec la vitesse de fonctionnement
du circuit. En haute fréquence, la consommation peut devenir
Id2 comparable à celle de circuits réalisés avec des transistors
Fig. 22 bipolaires.

+Vdd
(P)
Il est aussi possible de constituer des amplificateurs avec une paire
Potentiel de de CMOS ; le transistor de type P est polarisé par un potentiel
polarisation
Q1 continu constant appliqué sur sa grille. Il se comporte alors comme
Sortie une résistance qui constitue la résistance de charge du transistor de
type N.
Entrée du
signal La surface occupée sur une puce par un transistor est bien plus faible
Q2
que celle occupée par une résistance d’où l’intérêt du montage.
–Vbb (N)
Fig. 23

6 – Transistors V-MOS
S Dans ce type de transistor à structure verticale, le
G
Silice substrat joue le rôle du drain. Quand la tension VGS est
supérieure à la tension de seuil, un large canal N est
N+
P induit dans la zone P de la rainure du V par inversion
+ de population. Pour ce type de transistor le courant
– +
– + drain peut atteindre plusieurs ampères et contrairement
Canal induit – aux MOS conventionnels la pente est constante et
N (épitaxie) voisine de 0,25 A/V.
De plus ils ont l’avantage d’avoir une dérive
N+ thermique faible. Quand la température augmente leur
courant drain diminue. Il n’y a donc aucun risque
D
d’emballement thermique avec ce type de transistor.
Leur temps de commutation est bref et comme les
Fig. 24 capacités internes sont petites ils sont utilisables
jusqu’à plus de 500 MHz.

Retour au menu !