Electronica Digital Tarea 2 Consolidado

TAREA 2 SISTEMAS DE NUMERACIÓN Y SIMPLIFICACIÓN DE FUNCIONES
LÓGICAS.
NOMBRES:
IVAN MANUEL BOLAÑO CANTILLO
JAIME LUIS HERNANDEZ
JUAN CARLOS PINTO
NAYME FRANCISCO URANGO
TUTOR: LUIS MIGUEL IZQUIERDO
GRUPO: 243004_125
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

CEAD SANTA MARTA
2021
INTRODUCCIÓN
En este trabajo encontraran una actividad con los temas referente a la electrónica digital,
en donde se analizaron e interpretaron diversas temáticas tales como el conocimiento y
manejo de los sistemas de numeración y conversión, además también se utilizaron
distintas operaciones matemáticas en el diseño y aplicación de circuitos lógicos, siguiendo
las directrices de la guía para obtener un mejor interpretación y simulación en el software
EDAPLAYGROUND.
OBJETIVOS
Emplear sistemas de numeración y métodos de simplificación mediante conversiones
matemáticas y mapas de Karnaugh respectivamente, para la solución de circuitos lógicos
y descripción de hardware.
LA ACTIVIDAD CONSISTE EN:
1. Realice las siguientes conversiones de base 10 a la base indicada
(Secciones 3.3 y 3.5 del libro de Muñoz):
a. 650,20 a Hexadecimal
b. 501,25 a Binario
c. 75,3 a Hexadecimal
d. 120,1 a Binario
NUMERO DECIMAL CONVERTIR A HEXADECIMAL
(650.20) Convertido a Hexadecimal (28A. 3̅)
Procedimiento parte entera
16 / 650= 0.40
10→A
16 / 40= 0.2
8→8
16 / 2= 0
2→2
Procedimiento parte fraccionaria
0.20 * 16= 3.2
0.2 * 16= 3.2
0.2 * 16= 3.2 entonces podemos identificar que el 3 va ser una cifra periódica
Resultado= 650.20 convertido a Hexadecimal es: 28 A . 3́

Decimal 501,25 a Binario
Aplicamos sistemas de escaleras
501 →1
501 / 2= 250 →0
250 / 2= 125 →1
125 / 2= 62 →0
62 / 2= 31 →1
31 / 2= 15 →1
15 / 2= 7 →1
7 / 2= 3 →1
3 / 2= 1 →1
Procedimiento parte fraccionaria
0.25 * 2= 0.5
0.5 * 2= 1
RESULTADO 111110101.01
75,3 a Hexadecimal
16 / 75= 0.4
11 →B
16 / 4 = 0
4 →4
Parte fraccionaria
0.3 * 16= 4.8
0.8 * 16= 12.8
0.8 * 16= 12.8
0.8 * 16= 12.8
Como podemos observar el numero 12 →C es una cifra periódica.
RESULTADO: 4 B .4 Ć
120,1 a Binario
120 →0
120 / 2= 60 →0
60 / 2= 30 →0
30 / 2= 15 →1
15 / 2= 7 →1
7 / 2= 3 →1
3 / 2= 1 →1
Parte fraccionaria
1.1 * 2= 0.2
1.2 *2= 0.4
0.4 * 2= 0.8
0.8 * 2= 1.6
0.6 * 2= 1.2 Hasta esta cifra los resultados son diferentes analizando los
resultados son distintos las demás operaciones está en forma periódica los
que no tendría limites
0.2 * 2= 0.4
0.4 * 2= 0.8
0.8 * 2= 1.6
0.6 * 2= 1.2
0.2 * 2= 0.4
RESULTADO: 1111000.00011
2. CONVIERTA LOS SIGUIENTES NÚMEROS A COMPLEMENTO A 2 CON EL
NÚMERO
BITS INDICADOS (SECCIÓN 3.7.2 DEL LIBRO DE MUÑOZ).
-13 con 6 bits.
13 2
1 62
0 32
1 1
1101=13
001101=13 con 6 bits
Respuesta= 1100112C2
-39 con 6 bits

39 2
1 19 2
1 92
1 42
0 22
0 1
0100111=39 con 6 bits hubo la necesidad de añadir otro bit para poderlo convertir a
negativo
0100111=39
-100 con 8 bits
100 2
0 50 2
0 25 2
1 12 2
0 62
0 32
1 1
1100100=100
01100100=100 con 8 bits
-29 con 6 bits
29 2
1 14 2
0 72
1 32
1 1
11101=29
011101=29 con 6 bits
3. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de Muñoz):
(𝐴, 𝐵, 𝐶, 𝐷) = ∑(2,4,6,8,10,12)
A) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de
Productos.
A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0
B) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de

Sumas.
CD
00 01 11 10
AB
00 0 0 0
0 1 3 2
01 0 0
4 5 7 6
11 0 0 0
12 13 15 14
10 0 0
8 9 11 10
1(negativo)
0( positivo)
F=( A+ B+C )∗( D́ )∗( Á + B́+ Ć )
C) Implemente en VHDL ambas expresiones usando el software

EDAPLAYGROUND. En el informe debe incluir una impresión de pantalla de la
descripción en VHDL y la simulación.
PARA EL PRODUCTO DE SUMAS
D) Construir el esquemático de la función simplificada para la suma de
productos.
F=( Á C D́ ) + ( B Ć D́ ) +( A B́ D́)
4. En una despulpadora se dispone de 4 grupos de motores en todo el
proceso de producción y se desea monitorizar estos motores. Para ello
cada grupo dispone de un sensor que se activa (1) si el grupo está
funcionando correctamente y se desactiva (0) en caso de que se detecte
un fallo en el grupo. Diseñe un circuito que a partir de la información
proporcionada por estos sensores active una señal cuando falle sólo uno
de los grupos, otra cuando fallen dos o más grupos.
 Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta
tabla tendrá 4 entradas (una por cada sensor) y dos salidas (una cuando que
indica cuando falla un grupo y otra para indicar cuando está fallando más de un
grupo).
 Simplifique dicha tabla de verdad usando Karnaught e impleméntela
en VHDL.
 Simule su diseño en EDAPLAYGROUND para comprobar el correcto
funcionamiento de su circuito
A B C D S1 S2
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1
Hallamos La Ecuación Para La Primera Salida
S 1= Á . B . C . D+ A . B́ . C . D+ A . B . Ć . D+ A . B . C . D́
No se puede simplificar así que la ecuación queda igual
S 1= Á . B . C . D+ A . B́ . C . D+ A . B . Ć . D+ A . B . C . D́
ECUACIÓN PARA LA SEGUNDA SALIDA
S 2= Á . B́ . Ć . D́+ Á . B́ . Ć . D+ Á . B́ .C . D́+ Á . B́ . C . D+ Á . B . Ć . D́+ Á . B . Ć . D+ Á . B. C . D́+ A . B́ . Ć . D́+ A . B́

S 2= Á . D́+ Á . B́+ Á . Ć+ Ć . D́+ A . B́. Ć+ A . B́ . D́
 Simule su diseño en EDAPLAYGROUND para comprobar el correcto

funcionamiento de su circuito.
Simulación para la primera salida
Simulación para la segunda salida
5. Sea la siguiente función Booleana, en donde los primeros términos
son los min términos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∑ (0,10,12,13) + ∑ d (1,2,5,7,8,11)
a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

b. Implemente en VHDL la expresión usando el software
EDAPLAYGROUND. En el informe debe incluir una impresión de
pantalla de la descripción en VHDL y la simulación
F= Á . B́ . Ć . D́+ Á . B́ . Ć . D+ Á . B́. C . D́+ Á . B . Ć . D+ Á . B .C . D+ A . B́ . Ć . D́+ A . B́ . C . D́+ A . B́ . C . D+ A . B
La ecuación simplificada es
S= Á . B́ . Ć + A . B . Ć+ A . B́ . C
REFERENCIAS BIBLIOGRAFICAS
Ingenieria, P. P. (28 de Septiembre de 2017). CONVERTIR de DECIMAL a BINARIO - Método #2 -

Ejercicio #2 [Video].Youtube. Obtenido de https://www.youtube.com/watch?
v=btP1qV1ku0k&list=PL46-B5QR6sHleyaafOF3Vp1ZpiUEtHJ40&index=43
Ingenieria, P. P. (02 de Octubre de 2017). CONVERTIR de DECIMAL a BINARIO con PARTE

FRACCIONARIA - Ejercicio #2 [Video].Youtube. Obtenido de https://www.youtube.com/watch?
v=btP1qV1ku0k&list=PL46-B5QR6sHleyaafOF3Vp1ZpiUEtHJ40&index=43
Ingenieria, P. P. (28 de Octubre de 2017). CONVERTIR de DECIMAL a HEXADECIMAL - Método #2 -

Ejercicio #2 [Video].Youtube. Obtenido de https://www.youtube.com/watch?v=ui0XP8CSgcU
Ingenieria, P. P. (01 de Noviembre de 2017). CONVERTIR de DECIMAL a HEXADECIMAL con PARTE

FRACCIONARIA - Ejercicio #2 [Video].Youtube. Obtenido de https://www.youtube.com/watch?
v=D2waWRYEaNs&t=367s

Electronica Digital Tarea 2 Consolidado

Cargado por

Copyright:

Formatos disponibles

Electronica Digital Tarea 2 Consolidado

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electronica Digital Tarea 2 Consolidado

Cargado por

Copyright:

Formatos disponibles

TAREA 2 SISTEMAS DE NUMERACIÓN Y SIMPLIFICACIÓN DE FUNCIONES

TUTOR: LUIS MIGUEL IZQUIERDO

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

en donde se analizaron e interpretaron diversas temáticas tales como el conocimiento y

manejo de los sistemas de numeración y conversión, además también se utilizaron

distintas operaciones matemáticas en el diseño y aplicación de circuitos lógicos, siguiendo

las directrices de la guía para obtener un mejor interpretación y simulación en el software

Emplear sistemas de numeración y métodos de simplificación mediante conversiones

matemáticas y mapas de Karnaugh respectivamente, para la solución de circuitos lógicos

1. Realice las siguientes conversiones de base 10 a la base indicada

(Secciones 3.3 y 3.5 del libro de Muñoz):

NUMERO DECIMAL CONVERTIR A HEXADECIMAL

(650.20) Convertido a Hexadecimal (28A. 3̅)

Procedimiento parte entera

Procedimiento parte fraccionaria

0.20 * 16= 3.2

0.2 * 16= 3.2

Resultado= 650.20 convertido a Hexadecimal es: 28 A . 3́

Procedimiento parte entera

Aplicamos sistemas de escaleras

Procedimiento parte fraccionaria

Procedimiento parte entera

0.3 * 16= 4.8

0.8 * 16= 12.8

0.8 * 16= 12.8

0.8 * 16= 12.8

Como podemos observar el numero 12 →C es una cifra periódica.

Procedimiento parte entera

1.2 *2= 0.4

que no tendría limites

-13 con 6 bits.

-39 con 6 bits

-29 con 6 bits

011101=29 con 6 bits

B) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de

F=( A+ B+C )∗( D́ )∗( Á + B́+ Ć )

C) Implemente en VHDL ambas expresiones usando el software

Hallamos La Ecuación Para La Primera Salida

No se puede simplificar así que la ecuación queda igual

ECUACIÓN PARA LA SEGUNDA SALIDA

S 2= Á . B́ . Ć . D́+ Á . B́ . Ć . D+ Á . B́ .C . D́+ Á . B́ . C . D+ Á . B . Ć . D́+ Á . B . Ć . D+ Á . B. C . D́+ A . B́ . Ć . D́+ A . B́

 Simule su diseño en EDAPLAYGROUND para comprobar el correcto

𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∑ (0,10,12,13) + ∑ d (1,2,5,7,8,11)

a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

Ingenieria, P. P. (28 de Septiembre de 2017). CONVERTIR de DECIMAL a BINARIO - Método #2 -

Ingenieria, P. P. (02 de Octubre de 2017). CONVERTIR de DECIMAL a BINARIO con PARTE

Ingenieria, P. P. (28 de Octubre de 2017). CONVERTIR de DECIMAL a HEXADECIMAL - Método #2 -

Ingenieria, P. P. (01 de Noviembre de 2017). CONVERTIR de DECIMAL a HEXADECIMAL con PARTE

También podría gustarte