UNIVERSIDADE FEDERAL DE SANTA MARIA

COLÉGIO TÉCNICO INDUSTRIAL

CURSO DE ELETRÔNICA INDUSTRIAL – SISTEMAS DIGITAIS II
Prof. LEANDRO ROGGIA

Paulo Sergio da Silva

Luisa Franceli Assunção da Silva

AULA PRÁTICA SOBRE MEMÓRIAS LATCH SR e FLIP-FLOP JK

Santa Maria, RS
2022
1 INTRODUÇÃO

O presente relatório trata da atividade prática efetuada no laboratório de eletrônica,

relativa as aulas teóricas sobre memórias, com o objetivo de construir dois circuitos e verificar
seus funcionamentos referente ao armazenamento de 1 Bit de memória, através das
memórias tipo LATCH SR e FLIP-FLOP JK, utilizando circuitos integrados (CIs), portas lógicas
universais tipo NOR para a construção da memória Latch SR e portas NAND para a construção
do circuito tipo CLOCK, a fim de acionar o pulso para a troca de sinal no Flip-flop.
Ao contrário dos circuitos combinacionais, neste experimento utilizamos os circuitos
sequenciais, em que a saída não depende apenas das entradas, conseguimos observar o
comportamento do dispositivo armazenando a informação e o resultado quando acionados.
No desenvolvimento da aula teórica, num primeiro momento definiu-se os circuitos
que seriam montados, logo passamos a separar os materiais que seriam utilizados, definir e
entender os resultados que veríamos na prática, os quais serão apresentados no presente
trabalho.
Em laboratório, foi disponibilizada a MALETA LABORATÓRIO DIDÁTICO MINIMA 500,
onde efetuamos as montagens dos circuitos.
Finalmente, para melhor visualização e entendimento, após a montagem na prática,
elaboramos a simulação de todos circuitos utilizando o MULTISIM 14, programa de
computador específico para simulações, onde conseguimos ver novamente o funcionamento
das memórias.
 3

2 DESENVOLVIMENTO TEÓRICO

2.1 CIRCUITOS LÓGICOS SEQUENCIAIS

São circuitos construídos pela combinação de portas lógicas, sendo que a saída é
dependente da entrada e do estado atual da saída, no caso do LATCH, forma mais antiga, é
composto por duas portas NORs ligadas entre si, sua saída muda assim que as entradas são
alteradas, desde que propicie sua alteração, já no Flip-Flop há um ciclo de pulso denominado
CLOCK, com formato de uma onda quadrada, somente propiciando a alteração da saída se as
entradas propiciar sua alteração e somente nas bordas de subida ou descida, conforme o tipo
de ligação do Flip-Flop. O circuito do tipo Flip-Flop é a forma mais moderna, sendo mais
utilizados possuindo vários tipos para melhor se adaptar ao circuito.

2.1.1 Circuito lógico de memória tipo LATCH

O circuito lógico de memória LATCH SR, é a forma mais básica de implementar uma
memória no circuito, sua estrutura é formada de duas portas inversoras do tipo NOR,
possuindo duas saídas, sendo a variável Q e seu complemento lógico Q/, sua estrutura é
mostrada na figura 1.

Figura 1: Portas NOR formando um LATCH.

7402N
U1A
Q

Q/
7402N
U1B

O latch opera no modo ASSÍNCRONO, ou seja a saída pode ser altera a qualquer
momento, assim que for alterado a entrada, no momento que se impõe o nível alto (1) a Q
seu complemento Q/ vai para o nível lógico baixo (0) e permanecerá assim até que seja
imposto nível lógico baixo (0) a Q.
 4

Desta forma se percebe que o Latch é dispositivo de memória com capacidade de

armazenar um único bit.
O LATCH SR (Set- Reset) possui três formas de operação, quando as entradas SR em
zero não altera a saída ficando armazenado o último estado (memória), quando a entrada Set
vai para nível alto (1) a saída Q vai para nível alto, caso esteja em nível baixo, quando a entrada
Reset for para nível alto a saída Q vai para o nível baixo (0), a saída Q/ funciona como
complemento da saída Q, existe também o ESTADO PROIBÍDO, o qual é obtido sempre que
Set e Reset estão em nível alto (1), as duas entradas automaticamente vão para zero,
conforme tabela 1 e figura 2 do diagrama temporal.

Tabela 1: Tabela verdade do LATCH SR:

S R Q Q/
0 0 Qo Qo
1 0 1 0
0 1 0 1
1 1 * *

Figura 2: Diagrama temporal:

Set
0

Reset
0

Q
0

t1 t2 t3 t4 t5 t6

2.1.2 Circuito lógico de memória tipo FLIP-FLOP JK

O Circuito lógico de memória tipo FLIP-FLOP JK também é um dispositivo que armazena
1 bit de memória, seu funcionamento é semelhante ao LATCH SR, porém seu modo de
operação é SÍNCRONO, pois possui um circuito de chamado CLOCK, o qual permite a alteração
das saídas, o clock pode permitir que a saída seja alterada na borda de subida ou na borda de
descida, a exceção dos botões CLEAR e PRESET, que quando acionados mudam a saída
independentemente do CLOCK, no caso do CLEAR a vai para zero e PRESET vai para um.
 5

O circuito Flip-flop JK, contém quatro estágios de funcionamento, conforme tabela

verdade da tabela 2, sendo zero no “J e no K” armazena o último sinal recebido, um no “J” e
zero no “K”, eleva o sinal de saída, um no “K” e zero no “J”, baixa o sinal e os dois botões (J e
K), em sinal alto inverte o último sinal), sendo as que mudanças ocorrem somente de acordo
com o CLOCK, sendo a exceção o CLEAR e do PRESET, que alteram o sinal a qualquer momento,
conforme figura 3 mostrando o diagrama do FF JK.

Tabela 2: Tabela verdade do FLIP-FLOP JK.

Cl J K Q Q/
0 0 0 Qo Qo
1 0 1 0
0 1 0 1
1 1 Q/ Q/

Figura 3: Diagrama do FLIP-FLOP JK.

CK

PR U1A
~1PR
1J 1Q
CLR
1CLK

1K ~1Q
J ~1CLR
0
7476N
K
0
Q
0

2.1.3 Circuito lógico de memória tipo FLIP-FLOP D

Possui apenas uma entrada e simplesmente a cada CLOCK copia o sinal de entrada para
a saída.
 6

2.1.4 Circuito lógico de memória tipo FLIP-FLOP T

Possui apenas uma entrada e a cada CLOCK se a entrada estiver em nível alto, inverte
o último sinal de saída.

3 DESENVOLVIMENTO PRÁTICO

No laboratório efetuamos a montagem dos circuitos, observando melhor o

funcionamento do LATCHE SR e do FLIP-FLOP JK.
Na montagem dos circuitos utilizamos os seguintes componentes: CIs 7400 (Nand),
7402 (Nor) e 7476 (Flip-flop JK), resistores de 10K Ohms e 33K Ohms, um capacitor de 1uF,
três transistores NPN, três pilhas de 1,5V e a Maleta Laboratório Minipa 500, conforme figura
4 embora meramente ilustrativa.

Figura 4: Componentes utilizados para a montagem prática.

3.1 DESCRIÇÃO DAS ATIVIDADES

Efetuamos a separação dos componentes relacionados, com os circuitos definidos
conforme figura 5, iniciamos sua montagem utilizando um CI de portas NORs e assim
montando um LATCH SR, para a construção deste circuito utilizamos 4 (quatro) resistores de
10K ohms, 1 (um) CI 7402 do qual foram utilizadas apenas duas portas NORs interligadas para
 7

elaboração do LATCH SR, 2 (dois) transistores NPN, 3 (três) pilhas de 1,5V, 2 (dois) Leds e 3
(três) interruptores, sendo que os Leds, seus respectivos resistores e os interruptores já estão
incorporados na maleta MINIPA 500.

Figura 5: Circuito LATCHER SR construído a partir de portas NORs e funcionamento.

S2 S3

S1

Key = Space
Key = Space U1A
R3 Q1
2N5550RLRPG
10kΩ
7402N
Key = Space U1B
R4 Q2
2N5550RLRPG
V1 10kΩ
4.5V 7402N

R1 R2
10kΩ 10kΩ
LED1 LED2

3.1 CIRCUITO LATCHER SR MONTADO

De acordo com o desenvolvimento teórico, e sabendo como deveria ser o

funcionamento podemos observar claramente o que foi estudado sobre os componentes
LACHER SR.
No primeiro circuito montado com portas NORs interligadas, simulamos o
funcionamento do componente LATCHER SR de armazenamento de memória de um Bit, sendo
suas saídas “Q” ligada a um led e a saída “Q/” ligada ao outro Led. Conseguimos observar
claramente o funcionamento dos quatro estágios (mantém o último sinal, reset , set e
proibido), ao acionar o interruptor principal alimentando o circuito, podemos observar que
não houve o acionamento de nenhum dos Leds, pois os dois botões estavam em sinal baixo,
ao acionar o interruptor SET, observou-se que o LED 1 ascendeu, conforme figura 6, ao baixar
o nível do botão SET o LED 1 permaneceu acesso, pois ambos estavam em nível baixo o que
manteve o último sinal, conforme figura 7, ao acionar o botão RESET ascendeu o LED 2,
conforme figura 8, desligando o LED 1, novamente ao desligar o botão RESET, o LED 2
 8

permaneceu ligado, pois ambos estavam em nível baixo mantendo o último sinal, conforme
figura 9 e quando os dois interruptores foram para nível alto se constatou que os LEDs
desligaram, onde vemos o estágio proibido, conforme figura 10, assim podemos observar
efetivamente o funcionamento do Lachc SR, da memória armazenada e de acordo com sua
tabela verdade.

Figura 6: Acionamento do botão SET e acionamento do led 1 “Q”.

Figura 7: Botão Set desligado, led 1 permaneceu ligado “Q” (memória).

 9

Figura 8: Botão Reset acionado o led 2 liga “Q/”.

Figura 9: Botão Reset desligado, led 2 permaneceu ligado “Q” (memória).

Figura 10: Botão “S” e “R” acionados acionando o estado proibido.

 10

3.1 RESULTADOS CIRCUITO FLIP-FLOP JK

Logo após a definição do funcionamento do circuito com memória LATCHER SR,

passamos a montar o circuito com o Flip-flop JK (CI 7476), conforme figura 11. Separamos e
utilizamos os seguintes componentes para a construção deste circuito sendo 5 (cinco)
resistores de 10K ohms, 1 (um) resistor de 33K ohms 1 (um) CI 7400, do qual foram utilizadas
apenas três portas NANDs interligadas para elaboração do acionamento do CLOCK, 3 (três)
transistores NPN, 1 (um) capacitor de 1 uF, 1 (um) CI Flip-flop JK 7476, 3 (três) baterias de
1,5V, 3 (três) Leds e 4 (quatro) interruptores, sendo que o Led, seus respectivos resistores e
os interruptores já estão incorporados na maleta MINIPA 500.

Figura 11: Circuito utilizando FLIP-FLOP JK, com portas NANDs funcionando como CLOCK.

R6
S2 S3
R1
33kΩ
10kΩ
U1A U1B
R4
S1
10kΩ
7400N 7400N 2 U2A
Key = C Key = D
~1PR
Q2
U1C 4 1J 1Q 15
R3 2N5550RLRPG
1 1CLK
Key = A 10kΩ 16 1K ~1Q 14
7400N
~1CLR
S4
V1 3

4.5V 74HC76N_6V LED2

C1
R2 R5
1µF
10kΩ 10kΩ

Key = B

Já no circuito Flip-flop JK, contém quatro estágios de funcionamento, um sinal de clock

(na borda de descida), o Preset e o Clear, os quais são sinais que mudam o estado da saída
independente do clock, os quais não foram utilizados neste teste prático, conseguimos
observar que o acionamento ou interrupção do LED só se dá quando for acionado o pulso do
CLOCK, onde o sinal foi sincronizado pra a troca na borda de descida.
Inicialmente montamos o circuito que seria o clock, este circuito foi construído com
um interruptor, um capacitor, o qual faz uma filtragem e outra construção chamada
 11

DEBOUNCING, o qual tem a finalidade de retardar o sinal impedindo o efeito BOUCING

causado pelo acionamento do interruptor, este circuito e feito com portas lógicas do tipo
NAND formando portas inversoras e dois resistores, para seu teste utilizamos um transistor e
um led, os quais para a montagem do flip-flop foram retirados sendo conectado a entrada de
clock do flip-flop.
No circuito montado utilizamos dois leds para demonstrar a saída “Q” (lado Direito) e
a saída “Q/” (Lado Esquerdo), logo constatamos que ao acionarmos o interruptor principal, o
circuito se manteve em nível baixo (Leds desligados) conforme figura 11, pois seu último sinal
era baixo, ao acionar a entrada “J”, se percebeu que o led, “Q” ascendeu apenas quando foi
dado o pulso do CLOCK, conforme figura 12 e assim seguiu para os outros comando sempre
modificando no momento que é dado o pulso do CLOCK, na figura 13 observamos que os
interruptores foram desligados e o Led “Q” permaneceu ligado, na figura 14 acionamos a
entrada “K” e o led “Q/” foi acionado, o que observamos também é que ao contrário do LATCH
SR o FLIP-FLOP JK quando os dois sinais estavam em nível alto ao ser dado pulso, invertia o
sinal ou seja se o Led que estava aceso, desligava e o que desligado ligava conforme figura 15.
O Flip-flop JK possui os modos CLEAR e PRESET, porém os mesmos não foram utilizados
e se mantiveram com sinal elevado não alterando o circuito.

Figura 11: interruptor principal acionado e Leds desligados.

 12

Figura 12: Circuito com entrada “J” acionada e clock acionado.

Figura 13: Circuito com entrada “J e K” em nível baixo e clock acionado.

 13

Figura 14: Circuito com entrada “k” acionada e clock acionado.

Figura 15: Entradas “J e K” sendo acionadas e o sinal sendo invertido.

 14

4 CONCLUSÃO
Os circuitos LATCH e FLIP-FLOP possuem a capacidade de armazenar a informação
neles contida representando a unidade elementar de um BIT, podemos ver na prática a
diferença e o funcionamento do circuito em que cada um deles é utilizado, nos circuitos com
armazenamento LATCH vimos que os Leds foram acionados no mesmo momento em que se
alterou os interruptores, e que quando os sinais das entradas estão em nível alto os leds se
apagaram, o que verificamos ser o estágio proibido.
Já no FLIP-FLOP, também conseguimos observar todo seu funcionamento através do
acionamento do LED, mas também observamos que ao contrário do LATCH, o Led só alterava
quando era emitido um pulso (CLOCK), no caso do Flip-flop que utilizamos, acontecia na borda
de descida.
Vimos também que cada circuito tem sua peculiaridade de acordo com a finalidade de
emprego, porém conseguimos ver claramente a maneira que operam, cabe adaptar o melhor
componente ao circuito ideal.