Flip-Flop D e JK

FLIP-FLOP D e JK
OBJETIVOS: Verificar o funcionamento de um flip-flop D e de um flip-flop JK com

entradas PR e CLR.
INTRODUO TERICA
As entradas PR e CLR em um flip-flop so consideradas entradas assncronas,

uma vez que, estas ltimas quando ativadas comandam o funcionamento do flip-flop,
desconsiderando as demais entradas.
As entradas PR e CLR podem comandar o flip-flop tanto em nvel 0 como
em nvel 1. Desta forma, um flip-flop D e um flip-flop JK podem assumir um
estado proibido apenas em funo das entradas PR e CLR.
Portanto, quando um flip-flop tiver suas entradas PR e CLR ativas em 0,
teremos o estado proibido quando PR = CLR = 0; por outro lado, quando um flip-flop
tiver suas entradas PR e CLR ativas em 1, o estado proibido ocorrer quando
PR = CLR = 1.
PARTE PRTICA
MATERIAIS NECESSRIOS:
1 - circuito integrado 7474 ou 74LS74
1 - circuito integrado 7476 ou 74LS76
1 - multmetro
1 - Monte no treinador lgico os circuitos abaixo:
PROCEDIMENTO:
Flip-flop D (7474):
a) ligue o pino 7 ao terra e o pino 14 ao Vcc;
b) ligue a entrada do clock (pino 3) ao clock do treinador lgico;
c) ligue a entrada de dados D (pino 2) na chave programa D do treinador lgico;
d) ligue as entradas PR (pino 4) e CLR (pino 1) respectivamente nas chaves
programas X e Y do treinador lgico;
e) ligue as sadas Q (pino 5) e Q (pino 6) respectivamente nos indicadores de nveis
lgicos NL1 e NL2 do treinador lgico.
Flip-flop JK (7476):
a) ligue o pino 13 ao terra e o pino 5 ao Vcc;
b) ligue a entrada do clock (pino1) ao clock do treinador lgico;
c) ligue as entradas J (pino 4) e K (pino 16) respectivamente nas chaves programas A
e B do treinador lgico;
1
d) ligue as entradas PR (pino 2) e CLR (pino 3) respectivamente nas chaves
programas X e Y do treinador lgico;
e) ligue as sadas Q (pino 15) e Q (pino 14) respectivamente nos indicadores de
nveis lgicos NL1 e NL2 do treinador lgico.
2 - Ajuste o clock para a freqncia mnima e complete as tabelas 1 e 2 a seguir:

OBS:
a) represente a transio de clock L-H com seta para cima;
b) represente a transio de clock H-L com seta para baixo;
c) represente a condio no importa (dont care) com um X.
TABELA 1 - FLIP-FLOP D
PR CLR CK D Qn+1 Qn+1 M.0.
0 1
1 0
0 0
1 1
1 1
1 1
TABELA 2 - FLIP-FLOP JK
PR CLR CK J K Qn+1 Qn+1 M.O.
0 1
1 0
0 0
1 1
1 1
1 1
1 1
1 1
3) Com o auxlio de um voltmetro, verifique em qual transio so ativados os clocks

dos flip-flops em questo:
Flip-flop Transio
D (7474)
JK (7476)
QUESTES:
1) O que condio hold ?

_____________________________________________________________________
_____________________________________________________________________
2) O que condio toggle ?

_____________________________________________________________________
_____________________________________________________________________
2
3) Mantenha o FF-JK em toggle, ou seja, com as sadas sendo complementadas na
freqncia do clock. Desligue as entradas PR e CLR e responda:
a) o que aconteceu?
_____________________________________________________________________
_____________________________________________________________________
b)por qu?
_____________________________________________________________________
_____________________________________________________________________
4) Qual deve ser o procedimento para setar o FF-JK com as entradas PR e CLR
desligadas?
_____________________________________________________________________
_____________________________________________________________________
5) Qual deve ser o procedimento para setar e resetar o FF-JK com as entradas PR e
CLR desligadas, porm sem os pulsos de clock?
_____________________________________________________________________
_____________________________________________________________________
6) Analise linha a linha a tabela 2 que voc completou e responda: Quando ocorre o
modo de operao hold ?
_____________________________________________________________________
_____________________________________________________________________
7) Complete as formas de onda para as sadas Q e Q apresentadas abaixo, referentes

ao FF-D 7474, objeto desta experincia.
DUPLA: ________ DATA: _____/______/1998 2 C
NOME: ______________________________ N _____

NOME: ______________________________ N _____
3
4

Flip-Flop D e JK

Enviado por

Direitos autorais:

Formatos disponíveis

Flip-Flop D e JK

Enviado por

Dados do documento

Descrição original:

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Flip-Flop D e JK

Enviado por

Direitos autorais:

Formatos disponíveis

FLIP-FLOP D e JK

OBJETIVOS: Verificar o funcionamento de um flip-flop D e de um flip-flop JK com

As entradas PR e CLR em um flip-flop so consideradas entradas assncronas,

1 - Monte no treinador lgico os circuitos abaixo:

2 - Ajuste o clock para a freqncia mnima e complete as tabelas 1 e 2 a seguir:

b) represente a transio de clock H-L com seta para baixo;

c) represente a condio no importa (dont care) com um X.

3) Com o auxlio de um voltmetro, verifique em qual transio so ativados os clocks

1) O que condio hold ?

2) O que condio toggle ?

7) Complete as formas de onda para as sadas Q e Q apresentadas abaixo, referentes

DUPLA: ______ DATA: _/____/1998 2 C

NOME: __________________________ N _

Você também pode gostar