Ensayo de Arquitectura VHDL

UNIDAD 01
ENSAYO COMPUTACIÓN EN LA NUBE PABLO LÓPEZ
PAGINA 1 de 3
El Diseño Básico de Arquitecturas en VHDL

Autor: Pablo López Ciclo: 3ero de Computación
I. INTRODUCCIÓN la entrada (sentencias recurrentes), puede ir a

cualquier parte del código, pero fuera del proceso
Investigaciones realizadas por [1] definen que
de estructura. Aunque este no es el propósito de
“VHDL es un lenguaje de descripción de
esta guía, se podría argumentar que las sentencias
hardware y es un estándar del Institue of
concurrentes darán como resultado una
Electrical and Electronic Engineers IEEE
combinación de subcircuitos combinacionales.
(Instituto de Ingenieros Eléctricos y
Como punto adicional a la estructura, se
Electrónicos). Las siglas VHDL provienen de la
nombrarán los componentes, subcircuitos
unión de V y HDL; la V proviene a su vez de las
establecidos empleados por el circuito actual,
siglas de very high speed integrated circuits,(
recalcando las entradas y salidas de las señales
circuitos integrados de muy alta velocidad) y
del circuito que conforman. [2]
HDL son las siglas para hardware description
language, (lenguaje de descripción del
hardware), por lo que la VHDL se traduce como ARCHITECTURE nombre-arquitectura OF
lenguaje de descripción de hardware para nombre-entidad IS
circuitos integrados de muy alta velocidad”. declaración de señal
declaración de constantes
La arquitectura es el procedimiento que se declaración de tipo
aplica para representar la descripción completa definición de funciones
del diseño. Dicho esquema describe la definición de procedimiento
funcionalidad de la entidad a la que se dirige, es declaración de componentes
decir, dentro del architecture( arquitectura), se begin
tiene de describir la operación de la entidad con enunciado concurrente
la que se encuentra agrupada efectuando los enunciado concurrente
veredictos y expresiones oportunas de VHDL. …………………………………..
enunciado concurrente
La estructura de la arquitectura comienza con end nombre-arquitectura
la palabra “architecture”, seguida por el nombre tomando en cuenta, las siguientes
descriptivo “of”, a continuación, se coloca el características:
nombre del circuito y, finalmente, la palabra “is”.
1) nombre-arquitectura: Identificador
En la sección de declaración, se encuentran los
designado por la afinidad del
subprogramas, tales como funciones, usuario, usualmente conexo
procedimientos, entre otras. Estas declaraciones con la entidad, dando como
pueden ser de tipo, de contantes, señales, de resultado el mismo nombre
componentes, etc. La descripción del circuito se para ambos casos.
incluye entre el inicio (begin), y el final (end)
2) nombre-entidad: se obtiene de la selección
seguido del nombre de la arquitectura [2]. para la denominación de la
entidad.
A continuación, se escriben todas las
3) declaraciones: son las descripciones que
oraciones VHDL de begin a end, pero no todos
equivalen a la arquitectura,
ellos se pueden usar en cualquier parte de su son el conjunto de diversas
código. Entonces las frases del archivo VHDL, características que no
donde el valor se define para cualquier valor de
UNIDAD 01
PAGINA 2 de 3
aparecen en un orden type nombre-tipo IS declaración del

definido. tipo;
- Declaración de señal: Especificar
información es lo mismo que declarar el Otra de las funciones en VHDL es
puerto, excepto que no se establece el que permite diseñas subtipos de un tipo
modo. determinado, ejemplo:
Signal: nombre señal: tipo señal: subtype nombre-subtipo IS nombre

Su definición parte desde el punto de tipo cominzo to final;
inicio a diversas señales ubicadas al
interior de la arquitectura, II. EJEMPLOS DE ELEMENTOS
correspondientes a nodos identificables BÁSICOS DEL VHDL
en un diagrama lógico.
A continuación, se muestran varios ejemplos
básicos con VHDL para comprender su
- Declaración de constante: En esta
funcionamiento.
parte se concede la legibilidad,
sostenimiento y portabilidad de los 1) Ejemplo 1. Compuerta NAND de dos
programas. Así lo explica la sintaxis que entradas
se muestra a continuación: Realizar la descripción VHDL del circuito de
la figura Ej.1.
constant nombre constante: nombre
tipo: = valor;
Únicamente, se aplican las

constantes cuando el valor pueda ser
necesitado. Dicho valor puede estar Figura Ej.1. Circuito simple
dado en dos formas, una expresión o
función simple. Solución:
Algunos ejemplos: -- Libreria estandar

library IEEE;
constant LSB: entero:= Ancho_BUS-1; use IEEE.std_logic_1164.all;
-- número de bit del LSB -- Descripcion en caja negra
entity Compuerta_NAND is
constant U: character:= `U´; -- Valor port (
lógico No Inicializado A, B : in std_logic; -- Entradas simples
F: out std_logic -- Salida simple
constant Tamaño_Bus: entero:= 16; -- );
Ancho del bus end Compuerta_NAND;
-- Descripcion del circuito
- Declaración de tipo: Determina el architecture simple of Compuerta_NAND is
conjunto o intervalo de valores que el begin F <= A NAND B; -- Compuerta NAND
objeto puede disponer al momento de end simple;
trabajar con señales, variables o
constantes. Su sintaxis está definida de
la siguiente manera:
UNIDAD 01
PAGINA 3 de 3
2) Ejemplo 2. Operadores lógicos Para finalizar este tema, se deduce que la

arquitectura básica en VHDL permite el diseño,
Realizar la descripción VHDL del circuito la modelación y la verificación de un sistema
combinacional de la figura Ej.2. diseñado en un nivel de abstracción elevado,
ajustado el modelo para culminar la descripción
del mismo hasta llegar a las compuertas.
Los objetivos de VHDL son el modelado

(desarrollo de un modelo que imita un circuito o
sistema) y la síntesis, un proceso que se logró una
especificación de entrada con cierto nivel de
abstracción y una implementación más detallada
Figura Ej.2. Circuito combinacional con compuertas
básicas (menos abstracta) para circuitos y sistemas
electrónicos y digitales [3].
Solución:
-- Libreria estándar
library IEEE; III. CONCLUSIONES
use IEEE.std_logic_1164.all;
-- Descripcion en caja negra Seguramente parecerá que la arquitectura es
entity Compuertas_basicas is un sistema de uso complejo, pero la práctica y la
port( preparación constante ayudarán, a todos aquellos
A, B : in std_logic; - que sientan atracción por la programación, a
- Entradas simples realizar proyectos que refuercen los conceptos
F: out std_logic_vector(1 to 7)- aprendidos en el salón de clases. No hay un
- 7 Salidas simples sistema de programación imposible de diseñar,
); todo se define a partir de la constancia del
end Compuertas_basicas; estudiante.
-- Descripcion del circuito
IV. Referencias
architecture simple of Compuertas_basicas is
begin
F(1) <= NOT A; -- Compuerta
NOT [1] W. B. y. V. Mora, Sistemas digitales
F(2) <= NOT B; -- Compuerta sincrónicos y VHDL. Introducción a
NOT VHDL, Chimborazo: Editorial Politécnica
F(3) <= A NAND B; -- ESPOCH, 2018.
Compuerta NAND [2] A. Mora, «GUÍA BÁSICA DEL
F(4) <= A NOR B; -- VHDL,» Instituto Tecnológico de
Compuerta NOR Querétaro, pp. 15 - 33, 2016.
F(5) <= A AND B; -- [3] M. Sánchez, «INTRODUCCIÓN A LA
Compuerta AND PROGRAMACIÓN EN VHDL,»
F(6) <= A OR B; -- Compuerta Universidad Complutense de Madrid, pp.
OR 10 - 22, 2014.
F(7) <= A XOR B; --
Compuerta XOR
end simple;
UNIDAD 01
PAGINA 4 de 3

Ensayo de Arquitectura VHDL

Cargado por

Copyright:

Formatos disponibles

Ensayo de Arquitectura VHDL

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Ensayo de Arquitectura VHDL

Cargado por

Copyright:

Formatos disponibles

UNIDAD 01

ENSAYO COMPUTACIÓN EN LA NUBE PABLO LÓPEZ

El Diseño Básico de Arquitecturas en VHDL

I. INTRODUCCIÓN la entrada (sentencias recurrentes), puede ir a

ENSAYO COMPUTACIÓN EN LA NUBE PABLO LÓPEZ

aparecen en un orden type nombre-tipo IS declaración del

Signal: nombre señal: tipo señal: subtype nombre-subtipo IS nombre

Únicamente, se aplican las

Algunos ejemplos: -- Libreria estandar

ENSAYO COMPUTACIÓN EN LA NUBE PABLO LÓPEZ

2) Ejemplo 2. Operadores lógicos Para finalizar este tema, se deduce que la

Los objetivos de VHDL son el modelado

ENSAYO COMPUTACIÓN EN LA NUBE PABLO LÓPEZ

También podría gustarte