Sistemas Final 2

LABORATORIO DE SISTEMAS DIGITALES
UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
FACULTAD DE ING.ELECTRÓNICA,
ELÉCTRICA
Apellido y Nombre: Código:
ESCATE RUIZ YURI B. 16190159
Curso: Tema:
LABORATORIO DE SISTEMAS CIRCUITOS LATCH Y FLIP FLOPS

DIGITALES
Informe: Fechas: Nota:
FINAL Realización: Entrega:

Numero:
25-04-19 02-05-19
2
Grupo: Profesor:
Numero: 1
ING. CASIMIRO PARIASCA OSCAR
Horario: Jueves 10:00 – 12:00
CIRCUITOS LATCH Y FLIP FLOPS
I. OBJETIVOS
 Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados

comercialmente.
 Identificar las diferencias entre un flip-flop y un latch de tipo D.
 Observar el efecto de reloj en los flip-flops temporizados y la sincronía de las
entradas y salidas.
 Implementar circuitos utilizando estos dispositivos de almacenamiento.
II. MARCO TEÓRICO
LATCH
El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos

estados (biestable), que se suele agrupar en una categoría diferente a la de los flip-
flops. Básicamente, los latches son similares a los flip-flops, ya que son también
dispositivos de dos estados que pueden permanecer en cualquiera de sus dos
estados gracias a su capacidad de realimentación, lo que consiste en conectar
(realimentar) cada una de las salidas a la entrada opuesta. La diferencia principal
entre ambos tipos de dispositivos está en el método empleado para cambiar de
estado.
FLIP FLOPS
Los flip-flops son dispositivos síncronos de dos estados, también conocidos como
multivibradores biestables. En este caso, el término síncrono significa que la salida
cambia de estado únicamente en un instante específico de una entrada de disparo
denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto
significa que los cambios en la salida se producen sincronizadamente con el reloj.
III. PROCEDIMIENTO
1. Latch SR con puertas NOR y NAND (Opcional)

Completar la tabla de verdad y el diagrama de señales para los circuitos
mostrados. Utilizar compuertas 74LS02 y 74LS00. Coloque LEDs (polarizados
adecuadamente) a las salidas. Verifique siempre las condiciones iniciales.
Compare los resultados obtenidos en ambos circuitos.
Simulaciones
a. Latch NOR
En la imagen superior se muestra un latch NOR con su respectiva tabla de

verdad. A continuación, se mostrarán las simulaciones de esos casos y si
corresponden con los de la imagen.
Caso: Caso:
S=0 S=0
R=0 R=1
Caso: Caso:
S=1 S=1
R=0 R=1
Como podemos, observar en las imágenes, los casos presentados en la tabla de

verdad coinciden con los obtenidos en la simulación. Entonces, decimos que la
tabla de verdad corresponde con el comportamiento de un latch NOR.
b. Latch NAND
En la imagen superior se muestra un latch NAND con su respectiva tabla de

verdad. A continuación, se mostrarán las simulaciones de esos casos y si
corresponden con los de la imagen.
Caso: Caso:
S=0 S=1
R=0 R=0
Caso: Caso:
S=0 S=1
R=1 R=1
Como podemos, observar en las imágenes, los casos presentados en la tabla de

verdad coinciden con los obtenidos en la simulación. Entonces, decimos que la
tabla de verdad corresponde con el comportamiento de un latch NAND.
NOTA: Podemos observar que el latch NOR y el latch NAND tienen funciones
contrarias esa es su principal diferencia; sin embargo, ambos pueden ser
usados para la memoria.
2. Latch “D” y Flip-Flop “D”

Los conceptos de “latch” y Flip-Flop a veces son tomados (erróneamente) como
sinónimos. La principal diferencia radica en que un “latch” responde al nivel (ya
sea alto o bajo) de una señal de reloj, mientras que un Flip-Flop solo lo hace
únicamente en las transiciones (ascendentes o descendentes).
- Verificar el funcionamiento del flip flop 74LS74 - tipo D. Verificar las entradas
de PRESET y CLEAR. Mostrar un diagrama de tiempos para las señales D, CK y Q.
- Verificar el funcionamiento del latch 74LS75 - tipo D. Mostrar un diagrama de
tiempos para las señales D, EN y Q.
Flip-flop 74LS74
Nuestro osciloscopio se ha configurado de la siguiente manera: El terminal A es

la entrada CLOCK, el terminal B es el clear, el terminal C es la entrada D y el
terminal D es la salida.
Cuando activamos el clear (activo en bajo), es decir que toma el valor de 0

lógico, podemos observar que la salida estará en bajo. A continuación, se
mostrará una ilustración al respecto:
Flip-flop 74LS75
Como podemos observar la diferencia en este circuito con respecto al anterior

es que este reacciona al flanco de bajada del Clock mientras que el anterior
cambiaba en el flanco de subida además donde el terminal A es el CLOCK, el
terminal B es la entrada D y el terminal C es la salida del circuito.
3. Flip-flop “JK”
Verificar la operación del flip flop 74LS76 y del 74LS112.
Operación de un flip flop JK
Flip flop 74LS76

Como podemos observar este circuito FF JK opera adecuadamente y las señales

de la salida obedecen a la salida además de que sufre cambios en el flanco
negativo del Clock.
Flip flop 74LS112
Como podemos observar en la siguiente imagen, este circuito FF JK opera

adecuadamente y las señales de la salida obedecen a la salida además de que
sufre cambios en el flanco negativo del Clock.
4. Generador de combinaciones: Para verificar el funcionamiento de los

Flip-Flops, utilizar el siguiente circuito generador de reloj, con el CI
74112 (flip flop JK), con la conexión de termnales indicaada.
Observar y graficar las formas de onda en los terminales A,B y C, en su
relación correcta de tiempos.
 Presentamos nuestro generador en la dicha simulación.
CLOCK Punto A
1er FF-JK Punto B
2do FF-JK Punto c
5. Conectar el circuito siguiente. En el circuito generador de

cpmbinaciones, aplique con el generador de pulsos una señal TTL de
10 KHz y con la ayuda del osciloscopio, elabore el diagrama de tiempos
que contenga las salidas del generador (entrada ´´D’’, ´´E´´ y CLK) y las
salidas del ´´Q´´ del latch y del Flip Flop. Dibujelas mostrando la escala
adecuada.
6. Obteer un Flip Flop tipo T a partir del circuito anterior. Conecte la

salida B del generador de combinaciones a la entrada T del Flip Flop.
Con el nuevo circuito, obtenga el diagrama de tiempos. Verificar su
tabla de verdad. Invertir las entradas T y CLK y obtenga un nuevo
diagrama de tiempos. Analizar os resultados.
 Tabla de verdad
7. Implmentar el circuito mostrado, con los CI y señales de entrada, y

obtener las señales de salida correspondientes.
Para obtener las señales de cada salida, observaremos que en las tres salidas
es igual al D.
Qa=Qb=Qc
Las salidas de los Flip Flops, van a tener la misma funcion en este caso, ambos
dependen de un pulso del clock para que funcione.
Al dar a la entrada 1, la salida saldra 1.
Al dar 0 en la entrada, la salida sale 0.
Cuestionario final
1. Que es un circuito secuencial?
Un circuito secuencial es un circuito lógico formado por compuertas lógicas o dispositivos
digitales con funciones mas especificas ( flip-flops – registros . sumadores ,etc...) , pero que
ahora desarrollaran una función lógica en relación con una señal o instrumento adicional . Por
ejemplo el CLOCK de los flip-flops , un contador digital es un circuito secuencial ya que , como
su mismo nombre lo dice, sigue la secuencia de los flancos positivos o negativos del CLOCK y
esto hace que el contador este en plena sincronización con el CLOCK.
2. Analizar el circuito generador de combinaciones. ¿Qué tipo de circuitos

utiliza?, ¿En qué estado trabaja?
Generador de combinaciones:
-Para verificar el funcionamiento de los flip-flops, utilizar el siguiente circuito generador

de reloj, con el CI 74112 (flipflop JK)
-Este generador de funciones trabaja en estado alto , como un multivibrador

generando pulsos de señales.
3. Explique el funcionamiento de un latch como eliminador de rebote de los
contactos del interruptor.
Cuando el polo de un interruptor choca con el contacto del cierre del interruptor, vibra o
rebota varias veces hasta que, finalmente, se consigue un contacto firme . Aunque estos
rebotes son mínimos, producen unos picos de tensión que pueden ser inadmisibles en un
sistema digital.
Se puede utilizar un latch Ś− Ŕ para eliminar los efectos de los rebotes del interruptor .
El interruptor se encuentra normalmente en la posición 1 , manteniendo la entrada Ŕ a nivel

BAJO y al latch en estado RESET . Cuando el interruptor pasa a la posición 2, Ŕ pasa a nivel
ALTO debido a la resistencia del pull-up conectada a Vcc y Śpasa al nivel BAJO cuando se
produce el primer contacto . Aunque Ś permanece a nivel BAJO durante un breve espacio de
tiempo antes de que el interruptor rebote , este tiempo es suficiente para activar (SET) el
latch . Cualquier otro pico de tensión aplicado posteriormente a la entrada Ś, debido al rebote
del interruptor no va afectar al latch y este permanecerá en el estado SET .Ténganse en cuenta
que la salida Q del latch proporciona una transición limpia de nivel BAJO a nivel ALTO , por lo
que se eliminan los picos de tensión causados por el rebote de contactos .
4. Cual es la finalidad de un latch? Y un flip-flop?.
 Latch.
Un latch (LAT MEMORI INGLET) es un circuito electrónico usado para almacenar

información en sistemas lógicos asíncronos. Un Latch puede almacenar un bit de
información. Los latches se pueden agrupar, algunos de estos grupos tienen
nombres especiales, como por ejemplo el 'latch quad ' (que puede almacenar
cuatro bits) y el 'latch octal' (ocho bits). Los latches son dispositivos biestables que
no tienen entrada de reloj y cambian el estado de salida solo en respuesta a datos
de entrada, mientras que los biestables cuando tienen data de entrada cambian el
estado de salida en respuesta a una entrada de reloj.
 Flip-flop.
Un biestable, también llamado báscula (flip-flop en inglés), es un multivibrador

capaz de permanecer en un estado determinado o en el contrario durante un
tiempo indefinido. Esta característica es ampliamente utilizada en electrónica
digital para memorizar información. El paso de un estado a otro se realiza
variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se
dividen en:
 Asíncronos: sólo tienen entradas de control. El más empleado es el

biestable RS.
 Síncronos: además de las entradas de control posee una entrada de

sincronismo o de reloj. Si las entradas de control dependen de la de
sincronismo se denominan síncronas y en caso contrario asíncronas.
Por lo general, las entradas de control asíncronas prevalecen sobre las
síncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o

por flanco (de subida o de bajada). Dentro de los biestables síncronos
activados por nivel están los tipos RS y D, y dentro de los activos por
flancos los tipos JK, T y D.
Los biestables se crearon para eliminar las deficiencias de los latches.
5. Explique el funcionamiento de los flip-flops como divisores de frecuencia.
Cuando se aplica un tren de impulsos a la entrada del reloj de un flip-flop J-K conectado en
modo de basculación (K=K=1), la salida Q es una señal cuadrada que tiene una frecuencia igual
a la mitad de la que tiene la señal de reloj .
Por tanto , se puede utilizar un único flip – flop como un divisor por 2 , como se mostrara a
continuación :
Vemos que la señal azul es la señal Q del flip-flop y la señal amarilla es la señal del CLOCK ,
observando el osciloscopio vemos que la frecuencia de la señal de salida (Q) es la mitad de la
frecuencia del CLOCK .
A continuación usaremos la misma configuración para un divisor de frecuencia por 4:
Donde la señal amarilla es el CLOCK, la señal azul es la señal de salida del primer flip-flop y la
señal roja es la señal de salida del segundo flip-flop.
6. Muestre una tabla resumen con las ecuaciones características obtenidas a

partir de las tablas de verdad para los biestables SR, JK, D, T.
8.Utilize los manuales de especificaciones de TTL y CMOS y haga una lista de

dos flip-flops con señal de reloj disparado por flanco de subida y otros dos flip-
flops con señal de reloj disparado por flanco de bajada. Dibuje el diagrama de
terminales de estos circuitos.
Flip Flop T (Toggle)
Dispositivo de almacenamiento temporal de dos estados (alto y bajo). El

biestable T cambia de estado ("Toggle" en inglés) cada vez que la entrada de
sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si la
entrada T está a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse
al unir las entradas de control de un biestable JK, unión que se corresponde a la
entrada T.La ecuación característica del biestable T que describe su
comportamiento es:
Q (t +1) =T ⊕ Q (t )
FLIPFLOP TIPO D (DELAY)

El flip-flop D resulta útil cuando se necesita almacenar un único bit de datos (1 o
0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico. El
funcionamiento de un dispositivo activado por el flanco negativo es, por
supuesto, idéntico, excepto que el disparo tiene lugar en el flanco de bajada del
impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de
reloj.Para ello, el dispositivo de almacenamiento temporal es de dos estados
(alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la
entrada de sincronismo, C. En función del modo de activación de dicha entrada
de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), también denominado registro o cerrojo (Latch en
inglés).
Activo por flanco (de subida o de bajada).
La ecuación característica del biestable D que describe su comportamiento es:
Q (t +1) =D
9. Se prueba el flip-flop de la figura bajo todas las posibles

combinaciones de entrada ¿Está funcionando correctamente ?Si no es
así ¿Cuál es la causa de fallo mas probable?
CASO A)
Señal azul
CASO B)
:
CASO C )
Señal azul (CLOCK) – Señal verde (Q)

CASO D )
El flip-flop no funciona correctamente y esto se evidencia en el caso d , ya que el

verdadero resultado es cuando la señal Q , esta en 0 logico como se muestra en la
simulación que discrepa con las salidas planteadas en el informe .
10.Analizar los resultados obtenidos en la parte experimental.
1. Latch SR con puertas NOR y NAND

 Latch SR con puertas NOR
Realizando la simulación:
XSC1
Tektronix
LED1 P 1 2 3 4 T
R 7 U1A Q G
2 R1 5
VCC
5V 150Ω
74LS02N
J1
VCC
LED2
0 1 U2A
1 R2 6
3 0
Q' 150Ω
S 74LS02N
S R Q (t) Q’ (t)
entradas teórico laboratorio simulación

S R Q(t+1) Q’(t+1) Q(t+1) Q’(t+1) Q(t+1) Q’(t+1)
0 0 Q(t) Q’(t) Q(t) Q’(t) Q(t) Q’(t)
0 1 0 1 0 1 0 1
1 0 1 0 1 0 1 0
1 1 x x x x x x
 Latch SR con puertas NAND
XSC1
Tektronix
LED1 P 1 2 3 4 T
S 12 U1A Q
G
7 R1 9
VCC
5V 150Ω
74LS00D
J1
VCC
LED2
0 1 U2A
8 R2 10
11 0
Q' 150Ω
R 74LS00D
S R Q (t) Q’ (t)
entradas teórico laboratorio simulación

S R Q(t+1) Q’(t+1) Q(t+1) Q’(t+1) Q(t+1) Q’(t+1)
0 0 x x x x x x
0 1 1 0 1 0 1 0
1 0 0 1 0 1 0 1
1 1 Q(t) Q’(t) Q(t) Q’(t) Q(t) Q’(t)
2. Flip Flop SR
Comparamos los resultados teóricos con los obtenidos
experimentalmente:
Teórico CLK = 0 CLK = 1

Q(t) R S Q(t+1) Q’(t+1) Q(t+1) Q’(t+1)
0 0 0 Q(t) Q(t) 0 1
0 0 1 Q(t) Q(t) 1 0
0 1 0 Q(t) Q(t) 0 1
0 1 1 Q(t) Q(t) x x
1 0 0 Q(t) Q(t) 1 0
1 0 1 Q(t) Q(t) 1 0
1 1 0 Q(t) Q(t) 0 1
1 1 1 Q(t) Q(t) x x
Laboratorio CLK = 0 CLK = 1

Q(t) R S Q(t+1) Q’(t+1) Q(t+1) Q’(t+1)
0 0 0 Q(t) Q(t) 0 1
0 0 1 Q(t) Q(t) 1 0
0 1 0 Q(t) Q(t) 0 1
0 1 1 Q(t) Q(t) x x
1 0 0 Q(t) Q(t) 1 0
1 0 1 Q(t) Q(t) 1 0
1 1 0 Q(t) Q(t) 0 1
1 1 1 Q(t) Q(t) x x
XSC1
Tektronix
P 1 2 3 4 T
G
VCC U3A LED1

S 8
5V 5 U1A
Q 1 R1 3
74LS00D 150Ω
J2 74LS00D
7
VCC
LED2
0 1 9 U2A
U4A 2 R2 4 0
6
Q' 150Ω
74LS00D
R 74LS00D
CLOCK S R Q(t)
simulación CLK = 0 CLK = 1

Q(t) R S Q(t+1) Q’(t+1) Q(t+1) Q’(t+1)
0 0 0 Q(t) Q(t) 0 1
0 0 1 Q(t) Q(t) 1 0
0 1 0 Q(t) Q(t) 0 1
0 1 1 Q(t) Q(t) x x
1 0 0 Q(t) Q(t) 1 0
1 0 1 Q(t) Q(t) 1 0
1 1 0 Q(t) Q(t) 0 1
1 1 1 Q(t) Q(t) x x

Sistemas Final 2

Cargado por

Copyright:

Formatos disponibles

Sistemas Final 2

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Sistemas Final 2

Cargado por

Copyright:

Formatos disponibles

LABORATORIO DE SISTEMAS DIGITALES

UNIVERSIDAD NACIONAL MAYOR DE SAN

Apellido y Nombre: Código:

ESCATE RUIZ YURI B. 16190159

LABORATORIO DE SISTEMAS CIRCUITOS LATCH Y FLIP FLOPS

Informe: Fechas: Nota:

FINAL Realización: Entrega:

CIRCUITOS LATCH Y FLIP FLOPS

 Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados

II. MARCO TEÓRICO

El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos

1. Latch SR con puertas NOR y NAND (Opcional)

En la imagen superior se muestra un latch NOR con su respectiva tabla de

Como podemos, observar en las imágenes, los casos presentados en la tabla de

En la imagen superior se muestra un latch NAND con su respectiva tabla de

Como podemos, observar en las imágenes, los casos presentados en la tabla de

2. Latch “D” y Flip-Flop “D”

Nuestro osciloscopio se ha configurado de la siguiente manera: El terminal A es

Cuando activamos el clear (activo en bajo), es decir que toma el valor de 0

Como podemos observar la diferencia en este circuito con respecto al anterior

Flip flop 74LS76

Como podemos observar este circuito FF JK opera adecuadamente y las señales

Flip flop 74LS112

Como podemos observar en la siguiente imagen, este circuito FF JK opera

4. Generador de combinaciones: Para verificar el funcionamiento de los

 Presentamos nuestro generador en la dicha simulación.

5. Conectar el circuito siguiente. En el circuito generador de

6. Obteer un Flip Flop tipo T a partir del circuito anterior. Conecte la

7. Implmentar el circuito mostrado, con los CI y señales de entrada, y

2. Analizar el circuito generador de combinaciones. ¿Qué tipo de circuitos

-Para verificar el funcionamiento de los flip-flops, utilizar el siguiente circuito generador

-Este generador de funciones trabaja en estado alto , como un multivibrador

El interruptor se encuentra normalmente en la posición 1 , manteniendo la entrada Ŕ a nivel

4. Cual es la finalidad de un latch? Y un flip-flop?.

Un latch (LAT MEMORI INGLET) es un circuito electrónico usado para almacenar

Un biestable, también llamado báscula (flip-flop en inglés), es un multivibrador

 Asíncronos: sólo tienen entradas de control. El más empleado es el

 Síncronos: además de las entradas de control posee una entrada de

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o

5. Explique el funcionamiento de los flip-flops como divisores de frecuencia.

A continuación usaremos la misma configuración para un divisor de frecuencia por 4:

6. Muestre una tabla resumen con las ecuaciones características obtenidas a

8.Utilize los manuales de especificaciones de TTL y CMOS y haga una lista de

Flip Flop T (Toggle)

Dispositivo de almacenamiento temporal de dos estados (alto y bajo). El

FLIPFLOP TIPO D (DELAY)

9. Se prueba el flip-flop de la figura bajo todas las posibles

Señal azul (CLOCK) – Señal verde (Q)

El flip-flop no funciona correctamente y esto se evidencia en el caso d , ya que el

10.Analizar los resultados obtenidos en la parte experimental.

1. Latch SR con puertas NOR y NAND

entradas teórico laboratorio simulación

 Latch SR con puertas NAND

entradas teórico laboratorio simulación

Teórico CLK = 0 CLK = 1

Laboratorio CLK = 0 CLK = 1

VCC U3A LED1

simulación CLK = 0 CLK = 1

También podría gustarte