Lab C.digitales 9

“Año de la unidad, la paz y el desarrollo”
UNIVERSIDADNACIONALMAYORDESANMARCOS
(Universidad del Perú, Decana de América)
FACULTAD DE INGENIERÍA
ELECTRÓNICA Y ELÉCTRICA
CURSO:
Laboratorio de Circuitos Digitales
DOCENTE:
Ing. Oscar Casimiro Pariasca
TEMA:
LABORATORIO No. 9 - Circuitos Latch y Flip - Flop
ALUMNO:
Licapa Roman Jean Franco

Lima, Perú 2023
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA
LABORATORIO DE CIRCUITOS DIGITALES
LABORATORIO No. 9 - Circuitos Latch y Flip - Flop

Profesor: Ing. Oscar Casimiro Pariasca
I. OBJETIVO:
1. Analizar el principio de funcionamiento de los flip-flops D y JK utilizados
comercialmente.
2. Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de las
entradas y salidas.
3. Implementar aplicaciones prácticas utilizando estos dispositivos de almacenamiento.
II. MATERIALES y EQUIPO :

- Protoboard, cables de conexión.
- CI. TTL : 74LS02, 74LS74, 74LS75, 74LS76 . 74LS112, Temporizador 555 - Resistencias= 4 x 120
ohm ¼ watt; leds x 4.
- Fuente de c.c. +5 voltios, VOM, ORC, generador de pulsos.
III. CUESTIONARIO PREVIO

- Para ser enviado como Informe Previo, vía el classroom, antes de la clase
práctica, junto con las simulaciones y comentarios de los circuitos
- Presentar sus circuitos en la clase práctica experimental.
1. Indique la diferencia entre los latches y los flip-flops. ¿Cuáles son las formas de
disparo?.
Mientras un flip flop cambia en el estado activo de los pulsos de reloj y no se ve

afectado cuando el pulso de reloj no está activo, el circuito latch es un dispositivo
electrónico que cambia su salida inmediatamente en función de la entrada
aplicada.
Existen algunas formas de disparo como
- Flip flop maestro esclavo
Este se logra mediante dos flip-flops separados. un circuito sirve como un maestro y el otro
como un esclavo.
Cuando el pulso llega a un 1 lógico, entonces la información en las entradas externas se

transmiten al flip-flop maestro; sin embargo, el flip-flop no maestro o ‘esclavo’ está aislado
mientras el pulso esté en su nivel 1, puesto que, la salida del inversor es 0. Cuando el pulso
regresa a 0, el flip-flop maestro está aislado lo cual evita que lo afecten las entradas externas.
- Flip flop disparo por flanco o borde
Este ocurre durante la transición de pulsos de reloj es el disparado por borde en este tipo de
flip-flop, las transiciones de salida ocurren en un nivel específico del pulso de reloj. Es decir,
cuando el nivel del pulso de entrada excede el nivel umbral, las entradas estarán bloqueadas,
haciendo que de esa manera el flip-flop no responda a los cambios adicionales en las entradas
hasta que el pulso de reloj regrese y ocurra otro pulso.
2. ¿Qué son circuitos con entradas síncronas o asíncronas?.
Circuito con entrada síncrona:

Un circuito secuencial síncrono consta de flip flops y algunas compuertas combinacionales, de
manera que se logre encontrar una estructura de compuertas combinacionales que junto con los
Flip-Flops produzca un circuito que satisfaga las especificaciones planteadas.
Además, este circuito está ligado siempre a la señal de reloj o CLOCK (CLK) y cambia al
cambiar una señal específica de reloj.
Circuito con entrada asíncrona:

- Por otro lado, evolucionan a cada cambio de entrada, las realimentaciones son
directas y el modelo matemático es complicado y restrictivo (solo cambia una
entrada cada vez), es decir, es totalmente ajeno a la señal CLK.
3. Explique el funcionamiento del flip-flop D con reloj
El D Flip-flop es un elemento de memoria biestable que puede almacenar un bit a la vez, ya sea
'1' o '0'. Cuando se proporciona la entrada D al Flip Flop, la verificación del circuito para la
señal del reloj es que la señal del reloj es alta (para el flip-flop d activado por nivel) luego, con
cada pulso de reloj, la entrada D se propaga a la salida Q.
Para el flip-flop D activado por flanco, el circuito verifica la transición del pulso de reloj según
el cual el flip-flop propaga la entrada a la salida; El flanco activado puede ser positivo o
negativo. El flip-flop D activado por flanco positivo cambia su salida de acuerdo con la entrada
con cada transición del pulso de reloj de 0 a 1. En cuanto al flip-flop D activado por flanco
negativo, cambia su salida de acuerdo con la entrada con cada transición del pulso de reloj
desde 1 a 0.
TABLA:
4. Dibujar la forma de onda de salida Q, para cada uno de los flip-flop tipo D mostrados en la
figura, a partir de las formas de onda de entrada mostradas: Observe que la señal de reloj es
diferente en cada caso.
5. Verificar la operación del flip flop 74LS74 - tipo D. Verificar el uso de las entradas de
PRESET y CLEAR. Mostrar un diagrama de tiempos para las señales D, CLK y Q.
6. Verificar la operación del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos para las
señales D, EN y Q.
Se verifica la operación del latch 7475 tipo D:
D Q
0 0
1 1
Mostrando diagrama de tiempos:
7. Explique el funcionamiento del flip-flop JK con reloj.
Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir
de él. Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las
entradas a las salidas.
TABLA DE VERDAD:
Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la

derecha. La línea 1 muestra la condición de "mantenimiento", o inhabilitación. La condición de
"reset" del flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J=0 y K=1 y llega un
pulso de reloj a la entrada CLK, el flip-flop cambia a 0(Q=0). La línea 3 muestra la condición
de "set" del flip-flop JK. Cuando J=1 y K=0 y se presenta un pulso de reloj, la salida Q cambia
a 1. La línea 4 muestra una condición muy difícil para el flip-flop JK que se denomina de
conmutación
8. Verificar la operación del flip-flop 74LS76 o 74LS112 - tipo JK. Mostrar un diagrama de
tiempos para las señales J, K, CLK, PRT , CLR y Q.
Según su tabla de verdad:
Para J=1 K = 0
Para J=0 K = 1
Se tiene entonces:
9. Implementar los siguientes circuitos como aplicaciones básicas de los flip-flops:
9.a. En el circuito mostrado, conectar las salidas CLK-A y CLK-B a las

entradas A y B de la compuerta NOR y verificar la forma de onda en Y. La señal de
CLK es una señal de pulsos de 5 voltios y de 100 Hz. Puede utilizar un
temporizador 555 como multivibrador astable para obtener la señal de reloj.
Simulando:
Se obtiene para F:
9.b. En los circuitos mostrados, la señal de CLK es una señal de pulsos de 5

voltios y de 100 Hz:
Determinar las formas de

onda de salida QA ,QBy la
salida Q respectivamente en
función de la señal de reloj.
Presente sus gráficos.
Determinar en cada caso, la frecuencia maxima de la señal

de reloj para un funcionamiento fiable.
Que nos da una gráfica como se muestra a continuación.
Para el siguiente circuito:

Se tiene el gráfico:
10. Obtener un flip-flop tipo T a partir del CI 74LS76. Verificar su tabla de verdad.
CIRCUITO:
TABLA DE VERDAD:
ALGUNOS CASOS:
T=1, Q=0
T=1, Q=1
11. ¿ Cuál es la finalidad de la señal de reloj en los Flip Flop temporizados?
Un flip flop es un dispositivo de almacenamiento binario temporizado, es decir almacena ceros

y unos. En su operación normal el valor cambiará debido a la transición del reloj, entonces el
reloj es fundamental para la capacidad de memoria del dispositivo, dependiendo del tipo de flip
flop el cambio podría ocurrir en el flanco de subida o de bajada.Lo que se almacena después de
la transición depende de las entradas de datos y de lo almacenado antes de la transición.
12. Para el circuito mostrado, completar el diagrama de tiempos para la salida Q, suponiendo
que inicialmente está en BAJO
Entonces la señal de salida la podemos hallar por los valores de las entradas que irán variando,
que planteándose en una tabla para que sea más sencillo de entender:
J1 J2 J3 K1 K2 K3 Q
1 0 1 0 0 1 1
0 0 1 0 1 0 1
0 1 1 1 1 1 1
1 1 1 1 1 1 1→0
1 1 1 1 1 1 0
0 1 0 0 0 1 0
Quedando:
IV. CONCLUSIONES Y OBSERVACIONES.
- El factor clave de diferenciación entre el latch y el flip flop es que el latch cambia continuamente la
salida de acuerdo con el cambio en la entrada. Mientras que un flip flop cambia la salida solo cuando
el pulso del reloj se activa junto con el cambio en la entrada.
- La entrada de reloj tiene la misión de permitir el cambio de estado del biestable cuando se produce un
flanco de subida o de bajada,
- La señal de "reset" va a hacer que la salida del "flip-flop" se vaya al valor 0, se reinicie o se resetee,
pudiendo ser un "reset" síncrono o asíncrono.
- Existen varios tipos de circuitos Latch, incluyendo SR Latch, D Latch, JK Latch y T Latch
V. BIBLIOGRAFÍA
- https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/apuntes/flipflops2003.pdf
- https://personales.unican.es/manzanom/Planantiguo/EDigitalI/Tema_VI.pdf
- http://solano.orgfree.com/DISE%D1O%20DIGITAL%20CON%20VHDL/LATCHES_F
LIPFLOPS.pdf
- http://cimogsys.espoch.edu.ec/direccion-publicaciones/public/docs/books/2019-09-
19
-200223-97%20Latch%20y%20flip-flop.pdf

Lab C.digitales 9

Cargado por

Copyright:

Formatos disponibles

Lab C.digitales 9

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Lab C.digitales 9

Cargado por

Copyright:

Formatos disponibles

“Año de la unidad, la paz y el desarrollo”

Laboratorio de Circuitos Digitales

Ing. Oscar Casimiro Pariasca

LABORATORIO No. 9 - Circuitos Latch y Flip - Flop

Licapa Roman Jean Franco

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

LABORATORIO No. 9 - Circuitos Latch y Flip - Flop

II. MATERIALES y EQUIPO :

III. CUESTIONARIO PREVIO

Mientras un flip flop cambia en el estado activo de los pulsos de reloj y no se ve

Existen algunas formas de disparo como

- Flip flop maestro esclavo

Cuando el pulso llega a un 1 lógico, entonces la información en las entradas externas se

2. ¿Qué son circuitos con entradas síncronas o asíncronas?.

Circuito con entrada síncrona:

Circuito con entrada asíncrona:

3. Explique el funcionamiento del flip-flop D con reloj

Se verifica la operación del latch 7475 tipo D:

Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la

Según su tabla de verdad:

9.a. En el circuito mostrado, conectar las salidas CLK-A y CLK-B a las

9.b. En los circuitos mostrados, la señal de CLK es una señal de pulsos de 5

Determinar las formas de

Presente sus gráficos.

Determinar en cada caso, la frecuencia maxima de la señal

Para el siguiente circuito:

11. ¿ Cuál es la finalidad de la señal de reloj en los Flip Flop temporizados?

Un flip flop es un dispositivo de almacenamiento binario temporizado, es decir almacena ceros

IV. CONCLUSIONES Y OBSERVACIONES.

También podría gustarte