Informe Final 1

UNIVERSIDAD NACIONAL
MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA,

ELÉCTRICA Y TELECOMUNICACIONES
Curso:
SISTEMAS DIGITALES
Tema:
INFORME FINAL
BIESTABLES ASÍNCRONOS Y SÍNCRONOS
Profesor:
ING. Utrilla Salazar Darío
Alumno:
Guardia Lopez Samuel Arturo
16190161
LIMA – PERU
INFORME FINAL N.º 1
INTRODUCCION
En el presente laboratorio, se desarrollará el análisis funcional de los biestables asincronos

(Latchs) y Sincronos (Flip Flops); los cuales representan los dispositivos
fundamentales para el diseño de registros, Contadores, Maquinas de estados, memorias y todo

circuito secuencial.
OBJETIVOS:
 Implementar los circuitos biestables asincronos (Latch) y sincronos (Flip Flop), utilizando
puertas lógicas.
 La visualización del funcionamiento de cada una de los biestables (Latchs y Flip Flops.)
utilizando leds en las salidas.
 Implementar circuitos básicos con biestables.
 Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard.
 Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos
digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la
detección de fallos, corregirlos y comprobar su buen funcionamiento.
RESUMEN
Como primer paso para el desarrollo del presente laboratorio se debe consultar los manuales
correspondientes para cada objetivo. Luego se debe analizar los circuitos en forma teórica y luego
simularlos con algún software especializado y depurar los errores. Por último se implementa el
circuito con los circuitos integrados realizando conjuntamente pruebas individuales de su
funcionamiento y al terminar dicho proceso se procede a hacer las pruebas y desarrollar las tablas
de estados o construir los diagramas de tiempo.
IMPLEMENTACION
1. Implementar el circuito mostrado en la Figura 1. Analice su funcionamiento y desarrolle su
tabla de verdad.
Por nuestro análisis en el curso teórico, nos damos cuenta fácilmente que se trata de un
latch SR, el circuito básico de almacenamiento de 1 bit de información, así que
procederemos a realizar su simulación en el proteus.
Cuando la salida Q está a nivel ALTO, el latch se encuentra en estado SET y permanecerá
indefinidamente en él hasta que se aplique un nivel BAJO a la entrada . Si tenemos un nivel
BAJO en la entrada y un nivel ALTO en , la salida de la puerta G2 se pone forzosamente a
nivel ALTO. Este nivel ALTO en la salida se realimenta a una de las entradas de G1 y, dado
que la entrada está a nivel ALTO, la salida de G1 se pone a nivel BAJO. Este nivel BAJO en la
salida Q se realimenta a una de las entradas de G2 , asegurando que la salida permanezca a
nivel ALTO incluso cuando se elimine el nivel BAJO de la entrada . Cuando la salida Q es un
nivel BAJO, el latch se encuentra en estado RESET. Ahora el latch permanece
indefinidamente en este estado hasta que se aplique un nivel BAJO en la entrada . En
operación normal, las salidas de un latch son siempre complementarias una de la otra.
Se produce una condición de funcionamiento no válida en un latch con entradas activas a

nivel BAJO, cuando se aplican simultáneamente niveles bajos a las dos entradas, y . Mientras
que se mantengan las dos entradas a nivel BAJO, las dos salidas Q y deberían forzosamente
estar a nivel ALTO, lo que viola la condición de complementariedad de las salidas. Además,
si se eliminan simultáneamente los niveles BAJOS, las dos salidas van a tender al nivel BAJO
y, dado que siempre va a existir un cierto retraso de propagación de la señal eléctrica a
través de las puertas, una de las puertas dominará en la transición a nivel BAJO. Esto hará
que la salida de la puerta más lenta permanezca a nivel ALTO. Cuando se produce esta
situación, no se puede predecir el siguiente estado del latch
2. Implementar el circuito mostrado en la Figura, analizar su funcionamiento y construir su

tabla de verdad.
3. Implementar el Circuito de la Figura 3, analice su funcionamiento y construir su Diagrama
de tiempo.
4. Utilizando el Flip Flop D, diseñar un circuito que el permita convertir a Flip Flop JK.
Implementar el circuito y verifique su tabla de verdad.
5. Utilizando el Flip Flop D, diseñar un circuito que el permita convertir a Flip Flop T,
implementar el circuito y verifique su tabla de verdad.
6. Implementar el circuito de la Figura 4, analice su funcionamiento y desarrolle su tabla de
verdad.
PARA EL INFORME FINAL
1. Presentar todos los circuitos implementados , su tabla de verdad y

diagrama de tiempos y breve análisis de su funcionamiento.
I. Circuito 1 (SISO) Registro de desplazamiento entra serie y salida

en paralelo:
Tabla de verdad :
Diagrama de tiempos :
Funcionamiento:
Los datos deben introducirse en serie, es decir, bit a bit por una
única línea. La salida se obtendrá de la misma manera:
 El bit de la derecha es un 1 por lo que le aplicaremos en la
entrada lo que hace que D=1 en el FF1.En el momento que haya un
flanco de reloj el FF1 pasara al estado SE almacenando el 1.
 Seguidamente introduciremos el segundo bit un 0.Esto significa

que en el FF1 D=0 y en el FF2 D=1.El 1er “1” se ha desplazado al
producirse el 2º flanco de reloj y a su vez se ha introducido un
nuevo bit.
 Introducimos el tercer bit de datos entonces tendremos FF3 D=1;

FF2 D=0; FF1 D=1
• Introducimos el ultimo bit con lo que quedara la secuencia guardada

al producirse el 4º pulso de reloj. FF4 D=1; FF3 D=0; FF2 D=1; FF1 D=0.
Para obtener la secuencia a la salida debemos seguir el mismo
procedimiento que para introducirlos los datos para lo cual tendremos
que aplicar tantos pulsos de reloj como sea necesario, en este caso
serán otros 4.
II. Circuito 3 Registro de almacenamiento asíncrono de 4 bits(IC

74LS75)
Tabla de verdad : Este IC está compuesto por 4 biestables D

Funcionamiento:
Como se puede ver, se ha creado un registro de entrada y salida paralelo

a partir de biestables D con entrada de habilitación. La entrada de
datos es cada una de las entradas D del biestable; la entrada de
habilitación se une a una entrada de habilitación global, de manera que
cuando se activa, permite que se lean los datos. Hay otra entrada
(control de salida) que al activarse permite que se lean las salidas.
Aquí hemos utilizado puertas AND, aunque también podríamos haber
utilizados puertas OR y un inversor, o también buffers con entradas de
alta impedancia.
 Activamos el IC poniendo ENABLE EN 1
 Pasamos datos por cada una de las entradas. Estos van a ser los
mismos en las salidas.
 Los datos se almacenan a pesar de que coloquemos todas las entradas

en 0 .
2. De los manuales del fabricante describa todas las características
técnicas de los IC TTL y CMOS, que realizan la función de Registros.
Registro de almacenamiento con biestables por latch (7475 y 7477)
Registro entrada serie/salida paralelo (74164 CMOS)

Registro entrada paralelo-salida/serie (7494)
3. Describa circuitos de aplicación de los registros de desplazamiento,

almacenamiento, universal, direccionable
OBSERVACIONES Y CONCLUSIONES :
 Los registros de desplazamiento ( shift registers ) se usan para

el almacenamiento y desplazamiento de datos.
 Un registro de desplazamiento puede manejar entradas y salidas
de tipo serial y paralelo.
 Un contador tiene una secuencia específica de estados, pero un
registro de desplazamiento no.
 Antes de usar algún IC para un determinado circuito debemos
informarnos a cerca de su composición interna y tabla de verdad.
X. BIBLIOGRAFÍA
 Ronald J. Tocci. Sistemas digitales, principios y aplicaciones

 Tomas L Floyd Fundamentos de sistemas Digitales
 http://www.ele-mariamoliner.dyndns.org/~fperal/lodi/6B-
secuenciales.pdf
 http://oramos.epizy.com/teaching/17/digitales/clases/10_Registro
s.pdf?i=1
 https://personales.unican.es/manzanom/planantiguo/edigitali/REGG
4.pdf

Informe Final 1

Cargado por

Copyright:

Formatos disponibles

Informe Final 1

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe Final 1

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA,

En el presente laboratorio, se desarrollará el análisis funcional de los biestables asincronos

fundamentales para el diseño de registros, Contadores, Maquinas de estados, memorias y todo

Se produce una condición de funcionamiento no válida en un latch con entradas activas a

2. Implementar el circuito mostrado en la Figura, analizar su funcionamiento y construir su

PARA EL INFORME FINAL

1. Presentar todos los circuitos implementados , su tabla de verdad y

I. Circuito 1 (SISO) Registro de desplazamiento entra serie y salida

 Seguidamente introduciremos el segundo bit un 0.Esto significa

 Introducimos el tercer bit de datos entonces tendremos FF3 D=1;

• Introducimos el ultimo bit con lo que quedara la secuencia guardada

II. Circuito 3 Registro de almacenamiento asíncrono de 4 bits(IC

Tabla de verdad : Este IC está compuesto por 4 biestables D

Como se puede ver, se ha creado un registro de entrada y salida paralelo

 Los datos se almacenan a pesar de que coloquemos todas las entradas

Registro de almacenamiento con biestables por latch (7475 y 7477)

Registro entrada serie/salida paralelo (74164 CMOS)

3. Describa circuitos de aplicación de los registros de desplazamiento,

 Los registros de desplazamiento ( shift registers ) se usan para

 Ronald J. Tocci. Sistemas digitales, principios y aplicaciones

También podría gustarte