GPON high-speed layout paper

THIẾT KẾ MẠCH IN PCB TỐC ĐỘ CAO TRÊN 1 GHz SỬ DỤNG HỖ TRỢ MÔ PHỎNG VÀ PHÂN TÍCH BẰNG PHẦN MỀM HYPERLYNX ĐỂ GIẢM NHIỄU XUYÊN ÂM Mở đầu Thiết kế mạch in tốc độ cao trên 1 GHz đặt ra nhiều thách thức đối với người thiết kế trong việc đảm bảo chất lượng tín hiệu truyền dẫn như nhiễu xuyên âm, bức xạ trường điện từ, phối hợp trở kháng, và đảm bảo cần bằng độ trễ truyền dẫn giữa các đường tín hiệu,... Các khó khăn thách thức này được gọi theo một khái niệm tiêu chuẩn là tích hợp tín hiệu (SI). Nếu quá trình thiết kế không có sự hỗ trợ mô phỏng và phân tích bởi các công cụ mô phỏng tiêu chuẩn công nghiệp, thì việc kiểm tra chất lượng tín hiệu sau khi chế tạo mạch in PCB sẽ vô cùng khó khăn, đồng thời chất lượng tín hiệu truyền dẫn sẽ không được đảm bảo (hay còn gọi là khả năng tích hợp tín hiệu không được đảm bảo), dẫn đến phải làm lại mạch in nhiều lần mà không tìm được ra nguyên nhân chính xác. Điều này không chỉ làm tăng chi phí, mà còn kéo dài thời gian đưa sản phẩm ra thị trường. Tuy nhiên, hiện nay, với sự trợ giúp mô phỏng của các phần mềm mô phỏng tiêu chuẩn công nghiệp như HyperLynx của hãng MentorGraphics, CST PCB STUDIO của hãng Computer Simulation Technology, SPICE của hãng National Instruments,... những khó khăn thách thức trên đã được giải quyết ở giai đoạn trước khi chế tạo mạch in PCB. Với khả năng phân tích tích hợp tín hiệu ở giai đoạn thiết kế mạch, các công cụ này giúp cho người thiết kế nhìn sâu hơn vào quá trình truyền dẫn các tín hiệu tốc độ cao và phát hiện được trước các vấn đề sẽ làm suy giảm chất lượng tín hiệu, từ đó đưa ra các điều chỉnh thích hợp ngay từ khâu thiết kế. Bài báo này sẽ đề cập đến quá trình mô phỏng và phân tích thiết kế mạch in PCB tốc độ trên 1 GHz sử dụng phần mềm HyperLynx để đảm bảo một trong các yêu cầu tích hợp tín hiệu chính: giảm nhiễu xuyên âm. Các từ viết tắt SI (Signal Integrity): Tích hợp tín hiệu PCB (Printed Circuit Board): Bảng mạch in IBIS (Input/Output Buffer Information Specification): Mô hình xác định thông tin bộ đệm vào/ra Phương pháp phân tích và mô phỏng để giảm nhiễu xuyên âm Khi một đường dẫn truyền dẫn tín hiệu, giữa nó và các đường truyền dẫn kề cận sẽ xuất hiện dung kháng tương hỗ kết hợp và cảm kháng tương hỗ kết hợp. Lý thuyết về tương hỗ kết hợp cho thấy rằng, các dòng điện tín hiệu trở về của một đường dẫn truyền dẫn tín hiệu sẽ tạo ra các trường từ. Các trường từ này tiếp tục cảm ứng ra các điện áp trong các đường dẫn khác nằm trong vùng trường từ này. Các điện áp cảm ứng tỉ lệ thuận với sự biến đổi của tín hiệu truyền. Các điện áp này ảnh hưởng càng lớn khi thời gian tăng (rise time) của tín hiệu càng ngắn (tần số càng cao), có nghĩa là khi tốc độ tốc độ truyền dẫn càng cao. Điện áp cảm ứng này gọi là nhiễu xuyên âm. Trong các mạch số, đặc biệt là các mạch tốc độ cao trên 1 GHz, xuyên âm do cảm kháng luôn luôn hơn hơn nhiều xuyên âm do dung kháng, vì vậy các phương pháp giảm xuyên âm luôn tập trung vào việc giảm xuyên âm do cảm kháng. Bởi vì mật độ dòng trở về và độ mạnh trường từ cục bộ đi kèm của nó giảm tương ứng, có thể xem xét rằng xuyên âm cảm kháng tương hỗ cũng giảm khi di chuyển hai đường dẫn (như trong hình 1) ra xa nhau: [1] Hình 1: Mô hình xuyên âm giữa hai đường dẫn tín hiệu A B Từ công thức [1], với K (luôn lớn hơn 1) là hằng số phụ thuộc vào thời gian tăng của tín hiệu và độ dài phần giao thoa của các đường dẫn, mức xuyên âm tỉ lệ thuận với độ cao H (khoảng cách từ đường dẫn tới mặt phẳng đất), tỉ lệ nghịch với khoảng cách D (khoảng cách giữa 2 tâm của 2 đường dẫn), hoặc tỉ lệ nghịch với tỉ số D/H. Và mức xuyên âm được biểu diễn theo tỉ số của điện áp tạp âm đo được trên kích thước bước của nguồn phát. Công thức [1] là công thức cơ bản để xác định mức nhiễu xuyên âm và đồng thời cho thấy các phương án để giảm mức nhiễu xuyên âm như giảm độ cao H và/hoặc tăng khoảng cách D. Trong thực tế việc xác định mức nhiễu xuyên âm không đơn giản do việc xác đinh hệ số K rất phức tạp và biến đổi theo từng cấu trúc mạch in và phân bố đường truyền dẫn trên mạch in. Tuy nhiên, sử dụng công cụ mô phỏng, người thiết kế có thể dễ dàng xác định được mức nhiễu này. Cần chú ý rằng việc giảm mức nhiễu về không là không thể vì giảm độ cao H phụ thuộc vào công nghệ sản xuất mạch, tối thiểu là 3.5 mils (0.0889 mm) do khả năng về công nghệ và yêu cầu về độ cách điện và tăng khoảng cách D sẽ bị giới hạn do không gian bảng mạch và mật độ phân bố đường mạch in. Do đó, khi thiết kế mạch in sẽ cần có sự thỏa hiệp giữa mức nhiễu xuyên âm tối đa và tỉ số D/H. Để mô phỏng và phân tích nhiễu xuyên âm giữa các đường dẫn trên bảng mạch in PCB, cần tiến hành theo các bước sau: Bước 1: Xác định các IC sẽ được sử dụng trong thiết kế. Từ đó, liên lạc với nhà sản xuất để được cung cấp các tệp IBIS của đúng IC đó. Bước 2: Từ thiết kế nguyên lý của mạch điện sử dụng các IC, xác định các mô hình đường truyền dẫn sẽ được sử dụng với mỗi loại chân IC. Các mô hình có thể có là: Microstrip, Embbeded Microstrip, Balanced Stripline, và Unbalanced Stripline. Bước 3: Với mỗi mô hình đường truyền dẫn, xác định sơ bộ các yêu cầu tham số như trở kháng đường truyền, độ dài đường truyền, độ rộng đường truyền, và mức nhiễu xuyên âm tối đa. Bước 4: Xây dựng cấu hình phân lớp ban đầu. Mô phỏng nhiễu xuyên âm với các khả năng thiết kế đường truyền dẫn PCB khác nhau, tại các tần số sẽ sử dụng thực tế. Từ đó điều chỉnh lại cấu hình phân lớp cho thích hợp. Bước 5: Tổng hợp các kết quả để hiệu chỉnh lần cuối thiết kế bảng mạch in PCB. Áp dụng các bước mô phỏng và phân tích trên, phần tiếp theo sẽ trình bày một ví dụ về mô phỏng và phân tích cho các đường truyền dẫn vi sai tốc độ 1.25 Gbps, tốc độ điển hình trong các mạch truyền dẫn quang GPON sử dụng công cụ mô phỏng Hyperlynx của MentorGraphics. Phân tích và mô phỏng đường truyền dẫn mạch in PCB tốc độ 1.25 Gbps Giả sử cần thiết kế một mạch truyền dẫn như hình 2 dưới đây: Hình 2: Sơ đồ mạch truyền dẫn tốc độ 1.25 Gbps Bước 1: Để thực hiện được truyền dẫn 1.25 Gpbs, chọn IC thu/phát TLK2541 có tốc độ truyền dẫn từ 1 Gbps tới 2.6 Gbps cũa hang Texas Instruments. Từ đó, sẽ có được tệp mô hình IBIS là “tlk2541.ibs” Bước 2: Thiết kế 2 cặp đường truyền dẫn vi sai. Một cặp đi từ U1 (truyền) tới U2 (nhận) và một cặp đi từ U3 (truyền) tới U4 (nhận). Mô hình truyền dẫn được chọn lựa ban đầu là Embbeded Microstrip (hình 2). Giả định U1 sẽ truyền tín hiệu tới U2 tại tốc độ 1.25 Gbps (tương đương 1.25 GHz), ta sẽ khảo sát mức nhiễu xuyên âm gây ra trên cặp đường truyền dẫn (TL3 và TL4) từ U3 tới U4 tại 2 chận vào của U4. Bước 3: Các tham số cần xác định là: Trở kháng đường truyền dẫn PCB là: 50 ± 2.5% (từ 48.75 tới 51.25) Độ rộng đường truyền dẫn là: 5 mil (0.127 mm) Độ dài của các đường truyền dẫn là: 3000 mils (76.2 mm) ± 5 mils (0.127 mm) Mức nhiễu xuyên âm đỉnh đỉnh tối đa: 200 mV Bước 4: Giả thiết cấu hình phân lớp ban đầu là 6 lớp như hình 3 dưới đây, với 2 lớp tín hiệu ngoài cùng (lớp TOP và lớp BOTTOM), 2 lớp tín hiệu giữa (lớp InnerSignal1 và lớp InnerSignal2), 1 lớp nguồn VCC, và 1 lớp đất GND. Như bước 1, mô hình truyền dẫn là Embedded Microstrip, vì vậy các đường truyền dẫn sẽ ở trên lớp TOP hoặc BOTTOM đi kèm với lớp Plating và lớp Solder Mask Hình 3: Cấu hình phân lớp PCB của sơ đồ mạch hình 2 Theo cầu hình phân lớp trên, ta thấy sử dụng độ rộng đường truyền dẫn là 5 mils ta sẽ đạt được trở kháng là 49.6 tới 49.9 trong phạm vi yêu cầu. Đô cao H từ lớp TOP với lớp VCC và từ lớp BOTTOM tới lớp GND là 3.5 mils. Khoảng cách D giữa các đường truyền dẫn TL1 và TL2, TL2 và TL3, TL3 và TL4 bằng nhau và bằng 8 mils (0.2032 mm) như hình 4 dưới đây. Hình 4: Mô hình Embedded Microstrip của TL1, TL2, TL3, và TL4 Chạy chức năng mô phỏng nhiễu xuyên âm, ta có kết quả nhiễu xuyên âm đỉnh đỉnh là 322.1 mV trên đường truyền TL3 tại chân 1 của U4 (hình 5) và 131.1 mV trên đường truyền TL4 tại chân 2 của U4 (hình 6). Có thể thấy mức nhiễu xuyên âm trên TL3 vượt pham vi cho phép và cần phải được điều chỉnh theo hướng giảm xuống. Nguyễn nhân của điều này là do TL3 ở gần TL2 nên cảm hãng tương hỗ giữa TL2 và TL3 lớn hơn cảm hãng tương hỗ giữa TL2 và TL4. Hình 5: Hình dạng nhiễu xuyên âm trên TL3 tại chân 1 của U4 Hình 6: Hình dạng nhiễu xuyên âm trên TL4 tại chân 2 của U4 Theo công thức [1], độ cao H đã mức tối thiểu 3.5 mils nên không thể giảm thêm được nữa. Vì vậy, để giảm mức nhiễu xuyên âm trên đường truyền dẫn TL3, ta sẽ tăng khoảng cách D giữa TL2 và TL3 nên gấp đôi là 16 mils. Chạy mô phỏng lại, ta có thể thấy mức nhiễu xuyên âm trên TL3 đã giảm xuống còn 159.6 mV (hình 6) và mức nhiễu xuyên âm trên TL4 đã giảm xa hơn xuống còn 79.88 mV (hình 7). Hình 6: Hình dạng nhiễu xuyên âm trên TL3 tại chân 1 của U4 sau khi tăng D Hình 7: Hình dạng nhiễu xuyên âm trên TL4 tại chân 2 của U4 sau khi tăng D Như vậy, sau khi điều chỉnh tăng khoảng cách D giữa đường truyền dẫn TL2 và TL3, các mức nhiễu xuyên âm đã nằm trong phạm vi yêu cầu. Vì vậy, ta sẽ chuyển sang bước 5 là thiết kế mạch in PCB theo các chỉ tiêu như đã đạt được ở trên như sau: Sử dụng mạch in 6 lớp với cấu trúc phân lớp như trong hình 3. Độ rộng của các đường truyền dẫn là: 5 mils. Khoảng cách giữa đường truyền dẫn TL1 và TL2, tối thiểu là: 8 mils Khoảng cách giữa đường truyền dẫn TL3 và TL4, tối thiểu là: 8 mils Khoảng cách giữa đường truyền dẫn TL2 và TL3, tối thiểu là: 16 mils Cũng theo công thức [1] có thể thấy rằng mức nhiễu xuyên âm không phụ thuộc và độ dài đường truyền dẫn, vì vậy độ dài 3000 mils ở trong ví dụ này chỉ có tính chất biểu diễn. Tuy nhiên, đô dài này sẽ ảnh hưởng tới độ trễ tín hiệu từ nguồn tới đích và ảnh hưởng tới méo dạng tín hiệu do phản xạ. Những ảnh hưởng này sẽ được trình bày trong một bài viết với một chủ đề khác và sẽ không được phân tích ở đây. Kết luận Như vậy, với sự trợ giúp của công cụ mô phỏng và phân tích nhiễu xuyên âm, người thiết kế có thể nhìn thấy trước các vấn đề gây suy giảm tín hiệu trong mạch in tốc độ cao trên 1 GHz. Và từ đó thực hiện các điều chỉnh thích hợp trước khi tiến tới giai đoạn chế tạo mạch in. Khả năng này giúp cho người thiết kế tiết kiếm rất nhiều thời gian và chi phi phát triển sản phẩm, giúp đưa sản phẩm ra thị trường một cách nhanh nhất. Hiện nay, với sự chuyển đổi mạnh mẽ từ các nền tảng truyền dẫn cáp đồng tốc độ thấp sang nền tảng truyền dẫn quang tốc độ cao tới rất cao (từ 1 Gbps tới 40 Gbps), thì công cụ mô phỏng và phân tích mạch tốc độ cao càng trở nên quan trọng và không thể thiếu được đối với người kỹ sư thiết kế mạch in PCB.