UNIVERSIDADE FEDERAL DO CEARÁ

CENTRO DE TECNOLOGIA
DEPARTAMENTO DE ENGENHARIA DE TELEINFORMÁTICA
DISCIPLINA ELETRÔNICA DIGITAL

PRÁTICA 09 - FLIP - FLOPS

ALUNO: LEONARDO ALVES

BRAZ MATRÍCULA: 474370
CURSO: ENGENHARIA DA COMPUTAÇÃO
PROFESSOR: ALEXANDRE AUGUSTO
TURMA: 01B

1 - INTRODUÇÃO

Os flip – flops consistem na estrutura básica da lógica sequencial, os quais

possuem a memória como principal característica. Nesse sentido, os flip – flops são
capazes de armazenar um bit ou um dígito binário, tendo em vista a conservação do estado
anterior existente, de maneira que um conjunto de flip – flops podem representar valores
de um contador ou um caractere ASCII em uma memória de computador. Além disso,
flip – flops possuem um ou dois sinais de entrada, um sinal de clock e um ou dois
sinais de saída. Dessa forma, a mudança ou permanência do estado da saída é
determinado a
partir do sinal de clock e dos estados dos sinais de entrada.

Ademais, quatro tipos de flip – flops são comuns em aplicações de sistemas de

clock sequencial: o flip – flop T (“Toggle”), o flip – flop S – R (“Set – Reset”), o flip
–
flop J – K e o flip – flop D (“delay”).

Flip – Flop R – S
O flip – flop R – S é considerado a estrutura básica, uma vez que a partir
dela obtém-se os demais tipos.
Imagem 01 – Flip – Flop R – S.

Fonte: http://www.mecaweb.com.br/eletronica/content/e_flip_flop. Acesso em 01 de jul. 2022

Ao analisar a imagem 01 acima, nota-se a utilização de 04 portas NANDS, dois

sinais de entrada denominados 𝑆 (“Set”) e 𝑅 (“Reset”), um sinal de clock e duas saídas
denominadas 𝑄 e 𝑄̅.
Desse modo, o flip – flop é ativado, ou seja, muda a saída 𝑄 para o estado 1 ou
mantém em 1, se a entrada 𝑆 (“Set”) estiver no nível lógico 1 e a entrada 𝑅 (“Reset”)
estiver no nível lógico 0 quando o sinal de clock for alterado

Flip – Flop J K
O flip – flop J K aprimora a funcionalidade do flip – flop R – S, de maneira a
evitar a ambiguidade existente quando havia dois sinais de entradas iguais, tendo em vista
a presença do comando de inversão

2
 Imagem 02 – Flip – Flop J K

Fonte: http://www.mecaweb.com.br/eletronica/content/e_flip_flop. Acesso em 01 de jul. 2022.

Flip – Flop D
O flip – flop D (“data”, tendo em vista a capacidade de armazenar o bit de entrada)
possui uma entrada, a qual é diretamente ligada à saída quando o clock é alterado. Desse
modo, independentemente do nível lógico da saída, o resultado será o nível lógico 1
quando o estado da entrada D corresponder a 1 quando o clock for alterado, ou assumirá
o nível lógico 0 quando o estado da entrada D corresponder a 0 quando o clock for
modificado.
Imagem 03 – Flip – Flop D

Fonte: Elaborada pelo autor.

Flip – Flop T
O flip – flop T (“Toggle”) altera o estado da saída quando a entrada T estiver com
nível lógico 1, sempre que o clock for alterado. Dessa forma, se a entrada T possuir o
nível lógico 0, o flip – flop preserva o valor anterior da saída

3
 Imagem 04 – Flip – Flop T.

Fontee: http://www.mecaweb.com.br/eletronica/content/e_flip_flop. Acesso em 01 de jul. 2022

2 - REFERENCIAL TEÓRICO

Segue abaixo o referencial teórico utilizado:

MecaWeb. Flip Flop. . Disponível em:

http://www.mecaweb.com.br/eletronica/content/e_flip_flop. Acesso em: 01 jul. 2022.

SN74LS76A. Disponível em: https://www.futurlec.com/74LS/74LS76.shtml. Acesso em: 01

jul. 2022.

SILVEIRA, Jarbas. Prática 09 – Flip – Flops.

3. MATERIAIS E MÉTODOS

Nessa prática foi utilizado um circuito integrado 74LS76, um flip-flop disponível em um

circuito integrado, juntamente com os componentes básicos disponíveis:

- Leds
- Protoboard
- Fios
- plataforma digital CircuitVerse

Através desses componentes foi possível a realização da prática

4
 4. EXPERIMENTOS

Esta prática tem por objetivo estudar o flip-flop RS básico construído a partir de portas
lógicas básicas. Além disso, utilizaremos um flip-flop disponível em um circuito integrado.

PRÁTICA:

Imagem 05 - Questão 1

Fonte: Elaborada pelo autor

Na primeira parte da prática foi pedido para montar o circuito acima na protoboard,
simulando as entradas S, R e CLK através das chaves. Fiz esse procedimento pratico e
também no simulador:

5
Imagem 06 - Questão 01 na prática

Fonte: Elaborada pelo autor

Imagem 07 - Questão 01 no simulador

Fonte: Elaborada pelo autor

6
 Ao analisar a imagem 07 acima, observa-se uma das configurações possíveis do circuito
fornecido no exercício 01, onde as entradas 𝑆 e 𝑅 possuem nível lógico 0, o sinal de clock
altera-se entre os estados, a saída 𝑄 possui nível lógico 0 e 𝑄̅ possui nível lógico 1.

Além disso, nota-se a semelhança do circuito com o flip – flop S – R representado na

imagem 01, desse modo, trata-se de um flip – flop tipo S – R. A imagem 08 abaixo representa
uma das possíveis combinações do circuito.

Imagem 08 - Um das combinações do circuito:

Fonte: Elaborada pelo autor

Ao observar a imagem 08 acima, evidencia-se a alteração nas saídas 𝑄 e 𝑄̅ ao modificar

a entrada 𝑆 para o nível lógico 1. Dessa forma, o estado das saídas são armazenados de modo
a não serem alterados quando as entradas são modificadas, caracterizando a funcionalidade de
memória do flip – flop. A tabela 01 representa a tabela verdade do circuito:

Tabela 01 - Tabela verdade do circuito

S R 𝑸𝑨 Q 𝑸̅

7
 0 0 0 0 𝑸𝑨 1 𝑸̅A

0 0 1 1 𝑸𝑨 0 𝑸̅A

0 1 0 0 𝑸𝑨 1 𝑸̅A

0 1 1 0 1

1 0 0 1 0

1 0 1 1 𝑸𝑨 0 𝑸̅A

1 1 0 1 1

1 1 1 1 1
. Fonte: Elaborada pelo autor.

Ao analisar a tabela 01 acima, nota-se a existência de memorização dos estados apesar

das alterações das entradas. Além disso, evidencia-se o estado ambíguo quando a entrada 𝑆
e
𝑅 possuem nível lógico 1, de maneira a obter as saídas 𝑄 e 𝑄̅ com o mesmo nível lógico.

Na segunda parte da prática foi pedido para verificar o datasheet do circuito

integrado 74LS76 e descrever qual a sua funcionalidade, especificando qual o tipo de
flip-flop. Verifique o seu funcionamento, acionando as entradas J, K, PRESET, CLEAR
e CLOCK.

Foi feito o ligamento dos fios, observado o datasheet corretamente do circuito integrado
74LS76, adicionando as entradas praticamente, saindo da seguinte forma:

8
 Imagem 09 - Funcionamento do circuito

Fonte: Elaborada pelo autor

Em seguida para exemplificar melhor foi feito o mesmo procedimento no simulador:

Imagem 10 - Circuito no Simulador

Fonte: Elaborada pelo autor

9
 Ao analisar a imagem 10 acima, observa-se a existência de duas entradas denominadas 𝐽,
𝐾, um sinal de clock, uma entrada enable, uma entrada denominada Preset e uma entrada
denominada Clear. Nesse sentido, as entradas 𝐽, 𝐾 e o sinal de clock estão ativadas quando a
entrada enable estiver com o nível lógico 1. Dessa forma, quando a entrada enable estiver
com o nível lógico 0, as entradas Preset e Clear podem ser utilizadas de maneira assíncrona
para alterar o resultado da saída. A imagem 08 abaixo apresenta uma das configurações
possíveis do circuito É possível utilizar outras combinações, tais que dariam como resultado
um comportamento das saídas ao alterar as entradas 𝐽, 𝐾, de maneira a armazenar o resultado
e não ser possível modificá-los a partir da alteração do nível lógico da entrada 𝐽,
caracterizando o funcionamento do flip – flop.

Na parte 3 da prática foi pedido para transformar o circuito anterior em um

flip-flop tipo D e verifique o seu funcionamento. Transforme agora este circuito um
flip-flop tipo T. Como este flip-flop se comporta?

Nesse procedimento foi utilizado o circuito anterior com pequenas alterações para a
criação do flip flop tipo D:

Imagem 11 - Flip flop tipo D

Fonte: Elaborada pelo autor

Foi feito o mesmo no simulador para explicar melhor:

10
 Imagem 12 - Flip flop D no simulador

Fonte: Elaborada pelo autor

Ao analisar a imagem 12 acima, nota-se a existência de uma entrada denominada 𝐷, um

sinal de clock, uma entrada Enable, uma entrada denominada Preset, uma entrada
denominada Clear e as saídas. Nesse viés, a entrada 𝐷 é ativada quando o enable possui nível
lógico 1. Desse modo, quando o enable possui nível lógico 0, as entradas Preset e Clear
podem alterar o resultado da saída forma assíncrona.

Existem outras combinações possíveis para o circuito, tal como comportamento das saídas
quando a entrada 𝐷 e o enable possuem nível lógico 1, de modo a ser possível alterar o
resultado a partir da modificação do nível lógico da entrada 𝐷

O restante do procedimento não foi conseguido ser feito a tempo na prática que na qual era
a transformação do Flip flop tipo T, porém fiz ele no simulador:

Imagem 13 - Flip flop tipo T

11
 Fonte: Elaborada pelo autor

Ao analisar a imagem 11 acima, nota-se a existência de uma entrada denominada 𝑇, um

sinal de clock, uma entrada Enable, uma entrada Preset, uma entrada Clear e as saídas. Nesse
sentido, quando as entradas 𝑇 , enable possuem nível lógico 1 e as entradas Preset, Clear
possuem nível lógico 0, a saída é alternada de acordo com o sinal de clock. Desse modo,
quando a entrada 𝑇 é modificada para o nível lógico 0, observa-se o armazenamento da saída,
de modo a não alterar o resultado a partir do sinal de clock, caracterizando o flip – flop

5. CONCLUSÃO

Após a prática foi possível observar bem e adquirir conhecimento sobre o funcionamento
dos diferentes flip flops, na qual é possível ver a capacidade de armazenamento de
informações. A experiência na prática com a criação dos flip flops e circuitos é de extrema
importância para observar de perto o funcionamento de cada um, foi feito também a criação
dos flops flops e circuitos no simulador para deixar de maneira mais completa a explicação,
foi possível observar as diferenças e aprimoramentos dos flip flops demonstrando suas
diferentes utilidades.

12