Prática L8 - Latches e Flip-Flops.: Universidade Tecnológica Federal Do Paraná - Utfpr Câmpus Cornélio Procópio
Prática L8 - Latches e Flip-Flops.: Universidade Tecnológica Federal Do Paraná - Utfpr Câmpus Cornélio Procópio
Prática L8 - Latches e Flip-Flops.: Universidade Tecnológica Federal Do Paraná - Utfpr Câmpus Cornélio Procópio
Nome: R.A.:
- Paulo André Pinheiro Silva - 2454246
- João Emanuel Barbosa Pacheco - 2454203
- -
OBJETIVOS
LATCHES
O Latch RS é um circuito multivibrador biestável capaz de manter ou mudar o estado de suas saídas
QeQ̅ em função de suas entradas assíncronas: Set (S) e Reset (R).
Set Reset Q ̅
𝐐
0 0 Mantêm Qanterior ̅ anterior
Mantêm Q
0 1 0 1
1 0 1 0
1 1 Inválido Inválido
1
Exercício 1 – Latch S-R com portas lógicas.
S R Q ̅
𝐐
0 0 Man. Ant. Man. Ant.
0 1 0 1
1 0 1 0
1 1 Invalido Invalido
FLIP-FLOPS
Os Flip-flops são circuitos multivibradores biestáveis que podem manter ou mudar o estado de suas
̅ em função de suas entradas síncronas e assíncronas. Enquanto as entradas assíncronas
saídas Q e Q
acionam a modificação das saídas prontamente, as entradas síncronas dependem de uma transição
de um pulso de clock.
2
O Flip-flop S-R é análogo ao Latch RS, porém as entradas S e R dependem da presença de uma
transição de clock para operar.
As entradas assíncronas podem ser consideradas opcionais nos flip-flops e operam exatamente igual
em todos os modelos. São elas:
• Preset: Força os valores nas saídas: Q = 1 e Q
̅ = 0.
• Clear: Força os valores nas saídas: Q = 0 e Q
̅ = 1.
Um circuito que pode estar presente nos Flip-flops é o detector de borda, que faz uso do tempo de
propagação de uma porta inversora e da lógica AND para gerar um pulso de curta duração na
presença de uma transição em um sinal de clock.
Um Latch RS controlado pode ser convertido em um Flip-flop S-R através da inclusão do circuito
detector de borda antes do pino de controle.
a) Usando apenas portas NAND, projete com o auxílio do Logisim um circuito detector de borda
de subida. Apresente um print da tela do Logisim como resposta. Obs: O Logisim não realiza a
simulação do tempo de propagação das portas lógicas.
3
Figura 2 – Logsim.
c) Fazendo uso do gerador de sinais, injete um sinal de clock de 100 kHz, com amplitude de 5Vpp
e com offset de 2,5V na entrada CLK. Com o osciloscópio, verifique o resultado na saída CLK*.
Faça um esboço do sinal resultante informando a amplitude e o período do pulso observado na
saída CLK*.
Figura 4 – Verificação da Saida CLK*.
4
Figura 5 – Período do Pulso de saída CLK*.