But du TP 1 : Apprendre à faire des set-up de simulation

Simulation numérique

Simulations logiques :
Pspice peut aussi simuler des circuits logiques, mais il faut savoir qu’en fait il les simule de façon
Analogique, d’où sa lenteur. Vous devez absolument aller chercher les composants logiques dans le
répertoire PSPICE. Par défaut, les circuits sont alimentés en 5V.

Porte Inverseuse :
Simuler le schéma suivant :

En allant chercher DStim dans la librairie SOURCESTM. Donner un nom à l’implémentation,

Sélectionnez DStim, puis faire Edit Pspice Stimulus :

Une nouvelle fenêtre s’ouvre, pour vous demander la forme du signal que vous voulez générer

TP - Systèmes électroniques 2019-2020 page 1

Choisissez Clock par exemple, pour générer un signal carré de type Horloge. Une nouvelle
fenêtre s’ouvre, pour fixer les caractéristiques de l’horloge :

Puis faire File -> Exit, il vous demande si il doit mettre à jour le schéma, répondre OUI, puis il ferme
les fenêtres, vous pouvez alors lancer la simulation temporelle, et vérifier que l’inverseur fonctionne

I- Réalisation d’un additionneur-soustracteur

A partir de l’opération addition binaire établir la table de vérité d’un additionneur 1 bit.
Matérialiser et simuler le comportement de votre additionneur (deux méthodes sont possibles, soit à
partir de deux demi-additionneurs soit par une synthèse directe. Vous pouvez partir d’un choix arbitraire
des portes que vous utilisez dans votre design.
Réaliser un additionneur 4 bits à partir de votre additionneur 1 bit. Il faut utiliser une vue hiérarchique
afin de ne pas encombrer la vue schématique.

II- Réalisation d’une UAL

Le but de cette partie est de concevoir un UAL à partir de l’additionneur-soustracteur développé en 1.

Proposer et simuler le fonctionnement d’une UAL réalisant les opérations reportées sur le tableau ci-
dessous.

TP - Systèmes électroniques 2019-2020 page 2

 Op
co
de

S0 S1 opération
0 0 X+Y
0 1 X-Y
1 0 X or Y
1 1 X and Y

III- Etude d’un phénomène d’aléa :

1) Vérifier le fonctionnement d’une porte « OU exclusif », dont les entrées sont reliées au même
stimulus, à différentes fréquences.

2) Insérer une chaîne de 6 inverseurs en série entre le stimulus et l’une des entrées de la porte.
Observer la réponse de la porte à 1 Hz, 1kHz, 1MHz.
Expliquer le phénomène qui apparaît. Est-il lié à la fréquence ?

TP - Systèmes électroniques 2019-2020 page 3

 DSTM1
U3A
S1 1
Implementation = E1 3 out1
2

7486

DSTM2

S1
Implementation = E2 0

U3AaA
1
U9A U4A U5A U6A U7A U8A 3 out2
1 2 1 2 1 2 1 2 1 2 1 2 2
1 0 1 0 1 0
7404 7404 7404 7404 7404 7404
7486

IV- Analyse de timing

• Reprenez les analyses de timing traitées en cours et valider vos calculs worst case par simulation.
• Choisissez une bascule du commerce et proposer un banc de simulation et un set-up pour valider
sa datasheet

TP - Systèmes électroniques 2019-2020 page 4

 Placement des blocs hiérarchiques

Le placement des blocs hiérarchiques s’effectue en choisissant l’icône

Il faut :
1 donner une référence au bloc : bloc1
(toujours avec un chiffre à la fin )
􀁤 choisir le type « Schematic View »
􀁤 donner un nom, en relation avec le
schéma fonctionnel : FS12

Attention : Dessiner ensuite le bloc à la bonne dimension car il ne sera plus modifiable !

Sélectionner le bloc puis choisir l’icône

Pour définir les entrées et les sorties de ce bloc.

1 donner un nom
2 donner le type : Input pour les
entrées ou Output pour les sorties

TP - Systèmes électroniques 2019-2020 page 5

Le bloc hiérarchique doit avoir l’allure ci-dessous :
add2_1

A
S

Cout
Cin

add222

Pour accéder et tracer les schémas secondaires, sélectionner le blocs et accéder au menu
contextuel avec la touche de droite, puis choisir « Descend Hierarchy »

Il faut donner un nom à ce schéma secondaire : (PAGE 1 par défaut)

Laisser la valeur « PAGE1 »

Un espace de travail s’ouvre avec les ports d’entrées/sorties

pour revenir dans la hiearchy avec la touche de droite, puis choisir « Ascend Hierarchy »

TP - Systèmes électroniques 2019-2020 page 6

Des signaux pour la simulation :
Utilisation de Bus
Use of Bus Wires
A scalar wire, the one that we have been using all along, can carry only a single signal. A bus wire
can carry multiple signals. This can cut down on the number of wires on your schematic, thereby making
the schematic easier to read.
Looking at the example block diagram below

You can see that we have multiple signals coming from a single wire. This is the bus wire.
Along with that, I have used a multiple FileStim input source, in this case a FileStim4 source. The four
means that it can inject 4 signals simultaneously. There are also 2 input, 8 input, 16 input, and 32 input
versions in the OrCad Capture source library.
The FileStim text file is created and labeled on the “FILENAME = “ line in the same way. But now, on
the “SIGNAME = “ line, multiple signal names can be entered. As shown in the example above, the
letter designation can be anything but the suffix following it must be a number, and IN SEQUENCE.
Typically it is the numerical sequence of signals available.
At the signal exit points, notice the use of “BUS ENTRY” lines. A bus entry is used to tie a signal to a
bus. The advantage of using bus entries instead of wires is that two bus entries can be connected at the
same point on a bus without connecting the signals. If two wires are run directly to a bus at the same
location, the signals are connected.

TP - Systèmes électroniques 2019-2020 page 7

The nodes at the gates are marked with the appropriate Net Alias. If you start with the lowest numbered
node, for example D0, place it on the appropriate wire and then continue placing the rest of the nodes in
sequence, the Net Alias name will increase automatically.
Now one more thing needs to be done. The bus wire must be labeled with the names of the signals. In
this case, D0 to D3. Using the Place menu and the Net Alias selection, create the label of the bus wire
as shown below. Place the Net Alias name on the bus wire and you’re all set.

Les stimulus de simulation

I-
Digital “HI” and Digital “LO” are constant digital “1” and digital “0” inputs and are found in the
PWR icon
HI

LO

Digital Clock - a digital “1” and digital “0” clock generator whose parameters can be input and
changed from the logic diagram.
II-
Digital Clock - a digital “1” and digital “0” clock generator whose parameters can be input and
changed from the logic diagram.

TP - Systèmes électroniques 2019-2020 page 8

III-
Voltage “Pulse” - an analog “one time” voltage pulse generator that also has parameters that can be
input and changed from the logic diagram.

III-
Digital Stimulus - a digital input whose wave shape is specified in the Property Editor. Shown
below is the Property Editor for a single line Digital Stimulus - STIM1/SOURCE.

In the example above COMMAND 1 is 0s 0, COMMAND 2 is 1ms 1, COMMAND 3 is 2ms 0, and

COMMAND 4 is 3ms 1. As you can guess this means that at 0s, the starting time, the digital input is
logic “0”, at 1ms the logic input is logic “1”, at 2ms the logic input is logic “0”, and at 4ms the logic
input is logic “1”. These times are in absolute values. They could also have been written as

TP - Systèmes électroniques 2019-2020 page 9

IV-
For multiple inputs, a series of digital inputs can be specified using the STIM4, STIM8, and STIM16
inputs. Shown below is the Property Editor for a quad line Digital Stimulus - STIM4/SOURCE

File Stimulus - a means of inputting large amounts of digital inputs via a text file. In the following
example a four (4) input file stimulus is connected to two AND gates via a bus wire (to be described
in the next section).

In this example, the digital signal transitions for signals D0, D1, D2, and D3 are specified in the file,
named “TEST.stm” that was created by a text editor such as Notepad. DO NOT use a word processor.

TP - Systèmes électroniques 2019-2020 page 10

This file must be stored in your project under the “Simulation Profile” folder that you have previously
created. In the example shown on the previous pages, it would have been Digital.

TP - Systèmes électroniques 2019-2020 page 11