2009

UNIVERSITE DE CAEN

TRAVAUX PRATIQUES DE
LOGIQUE COMBINATOIRE

Rotation des travaux pratiques :

1 : Fonctions logique Combinatoire Elémentaires.

2 : Circuits logiques.

3 : Réalisation d’additionneurs

NOM : GROUPE :

-1-
L2 TP de Logique Combinatoire n°2

Fonctions de logique
combinatoire élémentaires.
I. PREPARATION & RAPPEL
I.1. Circuits de logique
Les circuits que nous nous proposons d'étudier font partie de la famille des circuits dits
"logiques". Ceux-ci sont caractérisés par le fait que leurs tensions d'entrée ou de sortie ne
peuvent prendre que deux valeurs appelées niveaux logiques.
La convention de logique positive définit comme suit :
• niveau bas : absence de tension : niveau 0 ou low
• niveau haut : présence de tension : niveau 1 ou hight

Ces circuits étant des circuits actifs, il est nécessaire de les alimenter (broche Vcc et
GND).
I.2. Table de vérité
Nous pouvons mettre sous forme de tableau les différentes combinaisons possibles pour les
entrées d'un circuit ainsi que la valeur qui en
A B C S résulte en sortie. Ce tableau est appelé table de
1 1 1 1 vérité du circuit considéré. Par exemple, pour un
0 1 1 0 circuit à 3 entrées A, B, C et une sortie S :
Cette table de vérité s'interprète comme suit :
1 0 1 0 exemple de la 3ième ligne les entrées A et C sont au
0 0 0 0 niveau haut, B au niveau bas, alors la sortie S sera
1 1 1 0 au niveau bas.
Cette table est caractéristique d'une fonction
0 1 0 0 logique et il peut y avoir plusieurs solutions
1 0 0 0 techniques pour l'obtenir. Elles sont
0 0 0 0 théoriquement équivalentes

I.3. Logique combinatoire et fonctions fondamentales

Les fonctions de base de la logique et de l’algèbre de Boole sont le ET (AND), le OU (OR), le
NON (NOT ou inverseur), le NON-ET (NAND), le NON-OU (NOR) et le OU EXCLUSIF
(XOR). A partir de ces fonctions de base on peut construire des fonctions élémentaires qui
entrent elles-mêmes dans la réalisation de fonctions plus complexes. Les fonctions NAND,
NOR et XOR sont étudiées dans le TP n°1 nous complétons ici cette étude par celle du AND,
du OR et du NOT.

I.3.1. Circuit AND (ET)

La fonction logique réalisée est S=A.B . La table de vérité pour un circuit logique AND à 2
entrées est la suivante :

-2-
L2 TP de Logique Combinatoire n°2

A B S

Table de vérité Logigrammes d’un circuit ET

PREPARATION :
Compléter la table de vérité et donner les deux logigrammes (MIL et IEEE).

MANIPULATION :
Câbler un circuit AND à 2 entrées et relever sa table de vérité. Utiliser comme témoins les
diodes électroluminescentes à votre disposition sur la maquette.

I.3.2. Circuit OR (OU)

La fonction logique réalisée est S=A+B. La table de vérité pour un circuit logique OR à 2
entrées est la suivante :

A B S

Table de vérité Logigrammes d’un circuit OU

PREPARATION :
Compléter la table de vérité et donner les deux logigrammes (MIL et IEEE).

MANIPULATION :
Câbler un circuit NOR à 2 entrées et vérifier sa table de vérité.

I.3.3. Circuit NOT (NON)

La fonction logique réalisée est S = A . La table de vérité pour un circuit logique NOT est la
suivante :

A S

Table de vérité Logigrammes d’un circuit NON

PREPARATION :
Compléter la table de vérité et donner les deux logigrammes (MIL et IEEE).

-3-
L2 TP de Logique Combinatoire n°2

PREPARATION :
Compléter la table de vérité et donner les deux logigrammes (MIL et IEEE).
Montrer qu’un inverseur peut être obtenu avec une porte NAND ou avec une porte NOR..

MANIPULATION
Câbler un circuit NOT et vérifier sa table de vérité. Vérifier sa réalisation avec un NAND puis
avec un NOR.

I.3.4. CIRCUIT XOR (ou exclusif)

( ) ( )
La fonction logique réalisée est S = A ⋅ B + A ⋅ B . Ce circuit est aussi appelé circuit
anticoïncidence car la tension de sortie n'est haute que si ces deux entrées sont différentes. La
table de vérité pour un circuit logique XOR à 2 entrées est la suivante :

A B S

Table de vérité Symbole usuel d’un circuit XOR

PREPARATION :
Compléter la table de vérité et donner les deux logigrammes (MIL et IEEE).
Voici deux schémas sensés réaliser une fonction XOR avec des portes élémentaires NAND ou
NOR. Vérifier en utilisant des éléments de l'algèbre de BOOLE que les circuits proposés sont
bien des OU exclusifs (proposer une modification dans le cas ou cela ne serait pas le cas).

B
A
S

B
MANIPULATION :
Réaliser les circuit précédent et vérifier que leur table de vérité correspondent bien à celle
d’un OU exclusif.

-4-
L2 TP de Logique Combinatoire n°2

II. SYNTHESE D'AUTOMATE

II.1. Commande des feux d'une automobile
Une automobile comprend 4 paires de phares qui sont :
• V: veilleuses.
• C: feux de croisement
• R: feux de route
• A: phares antibrouillards.
Ces phares sont commandés par une série de 4 interrupteurs : v, r, c, a. Les interrupteurs v, c,
r,a provoquant respectivement l’allumage des Veilleuses, des feux de Croisement, des feux de
Route et des phares Antibrouillard. On s'impose le fonctionnement suivant :
• tout interrupteur allume nécessairement les veilleuses,
• on ne peut allumer en plus des veilleuses qu'une seule paire de phares,
• les antibrouillards sont prioritaires sur les feux de route,
• les feux de croisement sont prioritaires sur les feux de route et les
antibrouillards.
PREPARATION :
Les fonctions logiques V, C, R, A seront actives au niveau 1. Faire la table de vérité (ou la
table de Karnaugh) des fonctions de logique V, C, R, A en fonction des commandes v, c, r, a.
Donner les formes canoniques de V, C, R, A. Donner le logigramme de la fonction obtenue.

MANIPULATION
Réaliser les fonctions V, C, R, A à l'aide des circuits mis à votre disposition. Vérifier le bon
fonctionnement de l'automate en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie
II.2. Commande d’une LED d’un afficheur 7 segments

D
a b
C f

B
Afficheur g
7 segments

A e
d
c
Schéma d’un afficheur 7 segments

On veut gérer le segment « a » (LED) de l’afficheur inférieur de la maquette. Les entrées

codées en BCD sont des interrupteurs de la maquette que vous choisirez.

-5-
L2 TP de Logique Combinatoire n°2

PREPARATION :
La fonction logique « a » est active au niveau 1. En utilisant la méthode de synthèse « coût
minimal », donner l’expression de « a ». Donner le logigramme de la fonction obtenue..

MANIPULATION
Réaliser la fonction « a » à l'aide des circuits mis à votre disposition. Vérifier toute la table de
vérité du décodeur en utilisant les interrupteurs et les LEDs de la maquette comme entrée et
sortie. Que se vaut la sortie pour les combinaisons n’appartenant pas au code BCD ?
Refaire la synthèse et la réalisation du décodeur en utilisant la méthode du « risque minimal ».
Quelle est la différence en terme de fonctionnement et de nombre de portes ?

Annexe

Circuits intégrés logiques à votre disposition

-6-
L2 TP de Logique Combinatoire n°2

Fonctions de logique
composées

II. FONCTIONS COMPOSEES :

II.1. Décodeur :
Un décodeur permet de détecter la combinaison binaire présente sur les lignes de sélection (ou
lignes d’adresses) {Si} et force au niveau haut la sortie Yk dont le n°correspond :

S1 S0 Y0 Y1 Y2 Y3
S1 Y3
0 0 1 0 0 0
S0 Y2
0 1 0 1 0 0
Y1
1 0 0 0 1 0
Y0
1 1 0 0 0 1
Table de vérité Décodeur

Un décodeur d’adresse permet, dans les systèmes informatiques, à partir de n lignes d’adresse
(bus d’adresse) de sélectionner parmi 2n circuits celui qui sera mis en fonctionnement à un
instant donné.

PREPARATION :
Faire la table de Karnaugh des fonctions de logique Yk. Calculer la forme « somme de
produits » de ces fonctions et en déduire le diagramme logique.

MANIPULATION :
Réaliser les fonctions Yk à l'aide des différents circuits disponibles. Vérifier le bon
fonctionnement du montage en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie.
II.2. Multiplexeur :
II.2.a. Etude du circuit :

Un multiplexeur 1 parmi N est un circuit qui permet avec des entrées de sélection (ou
adresses) {Ai} de sélectionner parmi plusieurs entrées de données {Dj} celle dont la valeur
binaire sera recopiée sur la sortie Y du circuit. Si n est le nombre de lignes d’adresse, le
nombre de données sélectionnables est de 2n.

Dans la pratique, un multiplexeur est utilisé dans les systèmes informatiques de transmission
de données lorsque l’on souhaite transmettre à tour de rôle plusieurs données sur une seule
ligne de communication.

-7-
L2 TP de Logique Combinatoire n°2

A1 A0 Y D3
0 0 D0 Donnée D2
0 1 D1 D1
Y
D0
1 0 D2
A1
1 1 D3 Adresse A0

Table de vérité Multiplexeur 1 parmi 4

PREPARATION :
Faire la table de Karnaugh de la fonction de logique Y. Calculer la forme canonique de cette
fonction et en déduire son schéma logique.

MANIPULATION :
Réaliser la fonction Y à l'aide des différents circuits disponibles. Vérifier le bon
fonctionnement du montage en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie.

II.2.b. Réalisation d’une fonction logique avec un multiplexeur :

D
a b
C f

B
Afficheur g
7 segments

A e
d
c
Schéma d’un afficheur 7 segments

On veut gérer le segment « a » (LED) de l’afficheur inférieur de la maquette. Les entrées

codées en BCD sont des interrupteurs de la maquette que vous choisirez.

MANIPULATION
Réaliser la fonction « a » à l'aide de 74HC25 (table de vérité en annexe). Vérifier toute la
table de vérité du décodeur en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie. Que se vaut la sortie pour les combinaisons n’appartenant pas au code BCD ?
Pourquoi ?

-8-
L2 TP de Logique Combinatoire n°2

II.3. Comparateur :
B1
Un comparateur réalise les fonctions de comparaison Y(B>A)
B0
de deux nombres binaires : >, <, =. Sa sortie est à 1 Y(B=A)
lorsque la fonction réalisée est vraie. A1
Y(B<A)
A0
PREPARATION :
Etablir la table de Karnaugh d’un comparateur B>A dans le cas de nombres de deux bits.
Calculer la forme canonique de cette fonction et en déduire son schéma logique.

MANIPULATION :
Réaliser la fonction B>A à l'aide des différents circuits disponibles. Vérifier le bon
fonctionnement du montage en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie.

II.4. Additionneur :
L’additionneur réalise la somme arithmétique de deux nombres.
B
Sa cellule de base est l’additionneur de deux chiffres binaires i Σi
Ai et Bi compte tenu d’une éventuelle retenue Ci-1 qui génère la Ai
somme arithmétique Σi et la retenue de l’opération Ci. Ci
Ci-1
PREPARATION :
Faire la table de Karnaugh des fonctions de logique Σi et Ci. Vérifier leur forme canonique et
en déduire leur diagramme logique. Que deviennent ces fonctions en l’absence de retenue Ci-1
(additionneur simple). Choisir la structure de l’additionneur (retenue propagée ou générée),
en sachant que la maquette ne peut contenir que 6 circuits et que le temps de calcul n’est pas
un critère de choix. Préparer un logigramme pour la réalisation d’un additionneur 2bits.

MANIPULATION :
Réaliser les fonctions Σi et Ci à l'aide des différents circuits disponibles. Vérifier le bon
fonctionnement du montage en utilisant les interrupteurs et les LEDs de la maquette comme
entrée et sortie. Peut-on utiliser un afficheur 7 segments pour vérifier le montage ?

-9-
L2 TP de Logique Combinatoire n°2

Annexe

Circuits intégrés logiques

Table de vérité du 74HC251

-10-
L2 TP de Logique Combinatoire n°3

Projet
Réalisation d’additionneurs

I. SYNTHESE D’UN ADDITIONNEUR « BCD »

I.a. Le code BCD

Le "Décimal Codé Binaire" (BCD ou Binary Coded Decimal) est un code de représentation
des nombres dans les systèmes numériques. Il s’agit d’un code décimal pondéré (8421). Dans
ce code, chaque chiffre de la représentation décimale est codé sur un groupe de 4 bits.
Exemple :
(1664)(10) se code (0001 0110 0110 0100)(BCD)
1 6 6 4

Avec cette pondération, il est possible, sur 4 bits de représenter les nombres de 0 jusqu’à 15.
Ce code étant un code décimal (on ne représente que les chiffres de 0 à 9), il reste 6
combinaisons inutilisées.

Ce code est utilisé dans les calculettes possédant des afficheurs 7 segments. Ces machines
affichant systématiquement tous les résultats, il est préférable de faire les calculs en BCD et
d’afficher le résultat plutôt que de convertir tous les résultats obtenus en binaire naturel (ou
complémenté) en BCD pour les afficher.

On vous demande pendant ce TP de réaliser un additionneur 4 bits « BCD » en utilisant des

additionneurs 4 bits « binaire naturel » (74xx83) et des portes logiques de type NAND. Le
résultat sera affiché sur les afficheurs 7 segments de la maquette.

I.b. Mise en œuvre du 74XX283

Câbler cet additionneur et vérifier son fonctionnement. Peut-on utiliser les afficheurs 7
segments pour tester toutes les combinaisons d’entrée ?

I.b. Synthèse de l’additionneur BCD

Comparer le code BCD au code binaire naturel obtenu lors d’une addition BCD sur 4 bits. En
déduire, une méthode permettant d’utiliser des additionneurs binaires (74xx283) et quelques
portes logiques pour réaliser une addition BCD. Les cas suivants pourront vous guider :

Résultat Résultat Résultat

A(10)+ B(10) A(2) B(2) BCD Binaire naturel
décimal
(5 bits) (5 bits)
7+2 0111 0010 9
5+7 0101 0111 11
9+9 1001 1001 18

L’annexe I donne le détail du fonctionnement (datasheet) du 74xx283 utilisé dans ce TP.

Répondre aux questions et expliquer votre solution dans votre compte-rendu.

11
L2 TP de Logique Combinatoire n°3

II. REALISATION D’UN ADDITIONNEUR /SOUSTRACTEUR

IV.a. La représentation des entiers négatifs.

Par convention, un nombre signé se représente de la manière suivante :

A4 A3 A2 A1 A0

A4 : bit de signe (0 : positif, 1 : négatif),

A3A2A1A0 : valeur absolue du nombre.

Cette représentation ne permet pas d’effectuer des additions avec les entiers naturels :
2 + (-2) ≠ 0
C’est pour cette raison que la plupart des calculateurs utilisent la représentation complément à
2 (CA2(x)) lorsqu’il s’agit de réaliser une soustraction binaire. Le CA2(x)) s’obtient en
inversant tous les bits de X (complément binaire) puis à ajouter 1.

CA2(X) = NON(X) + 1

Exemple : 2 se code
0 0 0 1 0

-2 est codé avec cette représentation :

1 1 1 1 0

On peut vérifier que sous cette forme :

2 + (-2) =0

IV.b. l’additionneur soustracteur

On vous demande de réaliser un additionneur/soustracteur :
• Les nombres utilisés sont codés sur 5 bits (MSB : bit de signe) :
A4 A3 A2 A1 A0
B4 B3 B2 B1 B0
• Le premier nombre A est positif alors que le deuxième B peut être positif ou
négatif,
• On considère que A est plus grand que B (hypothèse simplificatrice),

Écrire le résultat de (0 ⊕ xi) et de (1 ⊕ xi), xi étant un bit d’un nombre entier signé (X)(2). En
déduire un logigramme permettant d’obtenir NON(X) en fonction du bit de signe de X. Que
manque-t-il pour obtenir le CA2(x) ?
Utiliser ce montage et un 74xx283 pour réaliser un additionneur/soustracteur sur les 4 bits de
la valeur absolue des nombres A et B.

Expliquer votre solution dans votre compte-rendu.

12
L2 TP de Logique Combinatoire n°3

ANNEXE I

13
L2 TP de Logique Combinatoire n°3

14
L2 TP de Logique Combinatoire n°3

15
L2 TP de Logique Combinatoire n°3

16