627 Documentation Bts Se 2010

Power
Amplifier
Output
Power
Amplifier
Ground
BTS Systèmes Électroniques

Session 2010
Épreuve U4.1- Électronique Page BAN1 sur 17
10SEE4EL1 Documentation
MSEL
SSEL
LNI DATA
TAGC
PDO
THRES
3VOUT
VCC
DGND
VCC AGND FSE CRST2 PDWN

CRST1
L

Session 2010
Session 2010
Session 2010
Annexe: Bus CAN
Généralités La version du bus CAN utilisée dans cette épreuve est le CAN 2.A
Le débit de transmission sur le réseau CAN peut atteindre 1 Mbits/s. Deux
Le bus CAN (Controller Area Network) est né pour répondre au besoin classes de débits ont été également normalisées :
d’assurer une communication de type série entre plusieurs calculateurs dans CAN Low Speed (noté CAN LS), dont le débit peut atteindre le
les véhicules automobiles. Ce bus a été développé par Bosch en 1983 et sa 125 Kbits/s.
première normalisation référencée ISO11898 date de 1994. Depuis, la norme
du protocole du bus CAN définit deux formats : CAN High Speed (noté CAN HS), de 125 kbits/s jusqu’à 1 Mbits/s.
• Version standard CAN 2.A (champ identificateur sur 11 bits)
• Version étendu CAN 2.B (champ identificateur sur 29 bits)
Calculateur 1
Calculateur n
µContrôleur µContrôleur
Tx
Gestionnaire 1 0 1
t Gestionnaire
de protocole
de protocole
Rx
RxD TxD
1 RxD TxD
1 0
Transceiver t Transceiver
Récessif Dominant Récessif
*
VCAN_H
3.5V
2.5V
CAN_H t
*
VCAN_L
RT=120Ω 2.5V RT=120Ω
1.5V
CAN_L
t
*
Signaux dans le cas du CAN HS

Session 2010
Comme illustré ci-dessus, un réseau CAN est constitué d’un medium (le est envoyée par un nœud à un autre nœud pour lui demander un renvoi de
support physique qui transporte le signal informationnel), qui souvent utilise ses données.
deux fils électriques en différentiel : CAN_H et CAN_L. Cette paire de fils
(généralement torsadée pour des problèmes de CEM) est raccordée à
Le champ d’arbitrage influe sur l’attribution du bus dans le cas où deux
chaque calculateur (on dit souvent nœud) par une paire d’amplificateurs
nœuds ou plus émettent simultanément leurs trames. Pour éviter les collisions
différentiels (un pour la transmission et l’autre pour la réception) intégrés dans
et par conséquent la destruction de la trame, l’arbitrage du bus CAN s’appuie
un boîtier appelé transceiver (ou interface ligne).
sur l’évaluation des identificateurs commençant la trame. Chaque nœuds
Le nombre de calculateurs branchés sur la même paire est limité. La paire débute son émission par l’identificateur composé de bits dominants et de bits
de fils est chargée par deux résistances de terminaison (RT=120Ω chacune). récessifs. A travers son transceiver (on écoute ce que l’on émet : rebouclage
Le transceiver est relié au bloc gestionnaire du protocole CAN par deux du TxD sur le RxD), il compare chaque bit qu’il transmet sur le bus et le bit
lignes logiques : transmission (Tx) et réception (Rx). réellement transmis. En transmettant un bit récessif et après lecture du RxD, il
Le gestionnaire du protocole CAN comporte des buffers d’émission, des détecte un bit dominant, le nœud s’aperçoit qu’il a perdu l’arbitrage. Par
buffers et des filtres de messages en réception. Souvent, le µcontrôleur conséquent, à partir du bit suivant, il se met en position récepteur. Il
intègre le gestionnaire du protocole CAN. tentera un accès au bus à la fin de transmission de la trame en cours.
Ci-dessous, une illustration du processus d’arbitrage entre 3 nœuds qui

Format d’une trame standard CAN 2.A veulent accéder simultanément au bus :
Champ Champ de Champ Fin de
Champ de
d’arbitrage commande CRC
données ACK trame Int Bus libre
S R
O T
S R CRC D F 10 9 8 7 6 5 4 3 2 1 0 R
Identificateur T r r DLC 0 à 8 octets
E
L R
O 11 bits
15 bits TxD
R 1 0 4 bits
C
Nœud 1 Arbitrage perdu pour ce nœud
F R
C
D
R
SOF (Start of Frame) TxD Nœud 2 Arbitrage perdu pour ce nœud
D
Constitué par un seul bit, de niveau dominant, indique aux nœuds le début R
de la trame. La détection du front descendant du SOF par les nœuds va leur TxD Nœud 3
D
permettre de se synchroniser sur la trame en cours de transmission.
R
Champ d’arbitrage BUS
D
Constitué de l’identificateur du message (11 bits en trame standard) et du
bit RTR (Remote Transmission Request). L’identificateur de longueur 11 bits R : Récessif
permet d’attribuer une adresse spécifique à chaque message. Le bit de poids D : Dominant
fort de l’identificateur est transmis en premier. Le bit RTR de niveau dominant
indique que c’est une trame de données qui est en cours de transmission. Le Finalement, c’est le nœud 3 qui gagne le bus.
bit RTR de niveau récessif indique que c’est une trame de requête (absence
du champ de données) qui est en cours de transmission. La trame de requête

Session 2010
Champ de commande
Constitué de 6 bits :
Technique de bit de bourrage « stuffing »
2 bits r1 et r0 : sont réservés et toujours au niveau dominant.
4 bits formant le champ DLC qui indiquent le nombre d’octets qui seront La synchronisation des nœuds récepteurs sur le nœud émetteur exploite
transmis dans le champ de données. les transitions entre les niveaux récessif et dominant. Pour éviter une longue
Champ de données suite de niveaux identiques, le gestionnaire du protocole introduit (au niveau
Constitué de 0 à 8 octets maximums de données utiles, l’octet le plus de la transmission TxD), après 5 bits de niveaux identiques (dominant ou
significatif est transmis en premier et les bits de l’octet sont transmis dans récessif), un bit supplémentaire de niveau opposé pour casser le rythme, c’est
l’ordre MSB......LSB. ce qu’on appelle le bit de « bourrage » ou de « stuffing ».
Champ CRC Cette technique allonge bien sûr la longueur de la trame et donc le temps
de sa transmission. Quant aux nœuds récepteurs, ils feront l’opération
C’est un code de contrôle, constitué de 15 bits, suivi d’un bit délimiteur inverse, c'est-à-dire, enlever les bits de « stuffing » (qui peuvent être présents
au niveau récessif. dans le signal RxD) avant de traiter le contenu de la trame.
Champ d’acquittement : ACK Voici un exemple qui illustre la technique de bourrage :
Constitué de 2 bits : ACK SLOT suivi d’un ACK délimiteur qui est
récessif. Quant au ACK SLOT, le nœud émetteur le met au niveau récessif Trame
(libération du bus pendant la durée d’un bit) et c’est un des nœuds récepteurs avant TxD
qui doit le mettre au niveau dominant pour acquitter la trame signifiant qu’elle bourrage
a été bien reçue. Trame
Fin de trame : EOF TxD
après S S
Constitué de 7 bits au niveau récessif, il permet d’identifier la fin de la bourrage
trame.
Bits de bourrage ou stuffing

Session 2010
Session 2010
Session 2010
Session 2010
Session 2010
Session 2010
Session 2010
Session 2010
2-3 Fonctionnal Block Diagram
Figure 2

Session 2010
Session 2010
Session 2010

627 Documentation Bts Se 2010

Transféré par

Droits d'auteur :

Formats disponibles

627 Documentation Bts Se 2010

Transféré par

Informations du document

Description originale:

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

627 Documentation Bts Se 2010

Transféré par

Droits d'auteur :

Formats disponibles

Power

BTS Systèmes Électroniques

VCC AGND FSE CRST2 PDWN

BTS Systèmes Électroniques

BTS Systèmes Électroniques

Ci-dessous, une illustration du processus d’arbitrage entre 3 nœuds qui

BTS Systèmes Électroniques

BTS Systèmes Électroniques

BTS Systèmes Électroniques

Vous aimerez peut-être aussi