Lab1 - Diseño Computacional
Lab1 - Diseño Computacional
Lab1 - Diseño Computacional
CURSO
DOCENTE
INTEGRANTES
LIMA – PERU
2024
Consigna para el Laboratorio Calificado 1
1. Logro a evaluar:
secuencial.
2. Indicación General:
y/o la implementación de una tarjeta de desarrollo. Para ello, tendrán que integrar
Los archivos para cada proyecto los enviarán mediante la Plataforma Virtual de
Aprendizaje.
3. Indicaciones específicas:
criterios en la rúbrica:
desarrollo.
● Desarrollo de un sistema electrónico para la obtención de un circuito lógico
4. Recomendaciones
desarrollo.
5. Criterios de evaluación
En la Plataforma Virtual de Aprendizaje podrán encontrar la rúbrica de evaluación con
3.1. Creen un código VHDL que les permita desarrollar y obtener un circuito lógico
A X
B Y
C - .
Figura N°x .Asignacion de tiempo de respuesta a nuestro circuito
Descripción de un contador
para contar hacia arriba o hacia abajo, en este caso la programación será de forma
donde sus bits cambian de estado al mismo tiempo, sin ondulaciones, la única forma
en que se puede construir este tipo de contador es a partir de los flip-flops J-K, se
conectan juntas todas las entradas de reloj para que cada uno de los flip-flop reciba
Entradas:
Salida: Salida del contador de 4 bits, que refleja el valor actual del contador.
Señal interna temp: Vector de 4 bits que almacena temporalmente el valor actual del
contador.
incrementa en 1.
3.4. Desarrollen un código VHDL que permita realizar un diseño estructural aplicado a
1. Entidad y puertos:
o START: Una señal de control que indica al ADC que comience una
conversión.
o EOC (Fin de la Conversión): Una señal de salida que indica que la conversión
ha finalizado.
o DATA: Un bus de 8 bits que transporta los datos convertidos desde el ADC.
2. Arquitectura y proceso:
Cuando la señal START es alta (indicando que se debe iniciar una conversión), el
ejemplo "11001100").
La asignación EOC <= '1' when START = '1' else '0'; establece la señal EOC en alto
4. Simulación y verificación:
Verifica que las señales de control y los datos se generen correctamente durante la
simulación.
Los diseños se pueden dividir en módulos más pequeños para realizar las memorias
semiconductoras, y esto permite:
SUMADOR DE 1 BITS:
SUMADOR DE 2 BITS:
https://pdf1.alldatasheet.com/datasheet-pdf/download/461614/TI1/ADC0804.html
Mon González, J., & Corbalán Fuertes, M. (2023). Diseño de sistemas digitales.
https://upcommons.upc.edu/bitstream/handle/2117/381468/Pr%C3%A1ctica.pdf?
sequence=2
Angulo Usategui, J. M., & Hidalgo Díaz, J. I. (2006). VHDL: Lenguaje para síntesis y
Portilla Pauca, J., & G. de la Vara, R. (2010). Diseño Digital Moderno con VHDL.
Fernández, J. A., & Martínez, L. (2005). VHDL: Lenguaje y diseño. Madrid, España: