Semana 5: SISTEMAS SECUENCIALES

NOTA. Sistemas combinacionales:

S=f (a, b, c, d), es decir que la salida dependía solamente de las combinaciones binarias de

las entradas.

Ahora nuestro sistema secuencial, tiene una unidad de memoria que es excitada por

un clock (señal, onda cuadrada con periodo y amplitud definida).

Flanco de subida (  )( ) : cambio de clock de 0 a 1

Flanco de bajada (  )( ): cambio del clock de 1 a 0

S  f (e, Qt ); salida depende de la entrada y del estado presente, para el modelo Mealy

S  f (Qt ); salida depende del estado presente, para el modelo Moore

Qt , es el estado presente: antes de aplicarse el flanco del clock

Qt 1 , es el estado siguiente: después de aplicarse el flanco del clock

FLIP FLOPS
Es la unidad básica de almacenamiento de datos, un flip flop almacena un bit. Esta

construido con puertas lógicas, con un arreglo circuital llamado LATCH (candado), su

función es atrapar bits, se construyen con solo puertas NOR o con solo puertas NAND.

FLIP FLOP TIPO D

(Delay” RETARDO PORQUE NO HACE NINGÚN CAMBIO”) 74LS74
Entradas síncronas: producen efecto en las salidas con el clock activado.
D y el clock (CLK).
Entradas Asíncronas: se imponen sobre las entradas síncronas aun existiendo el clock

S: set, preset (PONER A 1 O ACTIVAR), ambas significan poner a uno la salida

Qt 1 del
flip flop
R: reset o clear (PONER A 0 O VA A LIMPIAR), ambas significan limpiar resetear, poner a cero la

salida
Qt 1 del flip flop
CLOCK: SEÑALES T: PERIODO, A: AMPLITUD

AMPLITUDES IGUALES Y PERIODO IGUALES.

S R CL D Qt 1 : estado
K siguiente
1 1 0 0
1 1 1 1
1 0 d 0
Cuando no hay burbuja en el clock (CLK)
0 1 d 1
se activa con el flanco de subida y cuando 0 0 d NP
hay burbuja se activa con el flanco de
bajada
Expresión Lógica de Salida CL D Qt Qt 1 : salida
K
Síncrono; asíncrono
0 0 0
Qt 1  D 0 1 0
1 0 1
(el estado siguiente es igual al bit de entrada D) 1 1 1
Dy
Qt 1 salen lo mismo esto se cumple

En la entrada del clock en el grafico aquí se activa por flanco de subida (FS), cuando

tiene una burbuja se activa por flanco de bajada (FB)

Para obtener un flip flop tipo D con flanco de bajada empleamos un flip flop tipo JK con

un inversor.
FLIP FLOP TIPO JK

Entradas síncronas: producen efecto en las salidas con el clock activado.

J y k y el clock (Clk)

Entradas asíncronas: Se imponen sobre las entradas síncronas aun existiendo el clock

S: set, preset, ambas significan poner a uno la salida

Qt del flip flop

R: reset o clear, ambas significan limpiar resetear, poner a cero la salida

Qt del flip flop

S R CL J K Qt 1 : estado
K siguiente
1 1 0 0 Qt
1 1 0 1 0
1 1 1 0 1
1 1 1 1 Qt
1 0 d d 0
0 1 d d 1
0 0 d d NP

Son SEMEJANTES: cumple mismo

J K Qt Qt 1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
MAPA K PARA LA TABLA:

Qt \JK 00 01 1 10
1
0 0 0 1 1
1 1 0 0 1
 Qt 1  J Qt  KQt

FLIP FLOP TIPO T

Entradas síncronas: producen efecto en las salidas con el clock activado.

J y K conectadas circuitalmente y el clock (clk)

Entradas asíncronas: Se imponen sobre las entradas síncronas aun existiendo el clock

S: set, preset, ambas significan poner a uno la salida

Qt del flip flop

R: reset o clear, ambas significan limpias resetear, poner a cero la salida

Qt del flip flop

CL T Qt 1
K
0 Qt
1 Qt

T Qt Qt 1
0 0 0
0 1 1
1 0 1
1 1 0
Qt 1  T Qt  TQt
Circuito de verificación de la tabla de verdad de los flip flops D, JK, T
 Análisis Temporal de los flip flops
Metodología.

1. Resalta los flancos del clock.

2. Trazar perpendicular hasta la salida Q.

3. Resaltar las intersecciones del flanco con la entrada del FF.

4. Obtener Q empleando tablas de verdad de los FF.

5. Asumir Condición inicial de los Q=0, a menos que se diga lo contrario

Datos: clock, entradas de los FF, se busca obtener Q

Ejemplo 1.
Ejemplo 2. Datos :clock,D,Reset(SIEMPRE SE COMIENZA CON LA LINEA ASINCRONO)

Con FF JK. Datos :clock,jk

Ejemplo.

• Diseñar un FF JK síncrono a partir de un biestable D síncrono

J K Qt Qt 1
0 0 0 0 Tabla de excitación JK
0 0 1 1
0 1 0 0
0 1 1 0 Qt Qt 1 J K
1 0 0 1 Te guías 0 0 0 d
1 0 1 1 De esta 0 1 1 d
1 1 0 1 1 0 d 1
1 1 1 0 tabla 1 1 d 0

Tabla de excitación D
D Qt Qt 1 : salida
0 0 0 Qt Qt 1 D
0 1 0 0 0 0
1 0 1 0 1 1
1 1 1 1 0 0
1 1 1
 Qt 1 =D
J K Qt Qt 1 D VEMOS QUE
0 0 0 0 0 No sirve
0 0 1 1 1 Qt Qt 1 D
0 1 0 0 0
0 0 0
0 1 1 0 0 TE GUIAS 0 1 1
1 0 0 1 1
De la tabla de 1 0 0
1 0 1 1 1
1 1 1
1 1 0 1 1 excitación
1 1 1 0 0

Qt \JK 00 01 1 10
1
0 0 0 1 1
1 1 0 0 1

D  J Qt  KQt

DISEÑAR UN FF TIPO D CON FF JK

D Qt Qt 1 J K Qt Qt 1 J K

0 0 0 0 d 0 0 0 d
TE GUIAS 0 1 1 d
0 1 0 d 1
1 0 1 1 d De la tabla de 1 0 d 1
1 1 1 d 0 1 1 d 0
Excitación

Qt \D 0 1 Qt \D 0 1

0 0 1 0 d d
1 d d 1 1 0
 J D KD

DISEÑAR UN FF JK ASINCRONO A PARTIR DE UN BIESTABLE RS ASINCRONO CON

PUERTAS NOR

S R Qt 1
0 0
0 1
1 0
1 1