Domo Tica
Domo Tica
Domo Tica
1
Tabla de verdad:
CK Q 1 Q0 Estados
- 0 0 E
0
0 1 E
1
1 0 E
2
1 1 E
3
Diagrama de tiempos:
2
Diagrama de tiempos:
RC NAND SR
0 0 0
0 1 0
1 0 0
1 1 1
3
Tabla de estados:
CK Q2 Q1 Estados
Q0
- 0 0 0
0 0 1 E
0
0 1 0 E
1
0 1 1 E
2
1 0 0
E
3
1 0 1
E
3
1 1 0
E
3
1 1 1
Diagrama de tiempos:
4
1.1.4. Contador descendente
Para la cuenta descendente, bastará con conectar en cascada, la
salida complementada de cada flip flop con la entrada de reloj de la
etapa siguiente. Por ejemplo, veamos el siguiente contador
descendente módulo 8:
Diagrama de tiempos:
5
Por ejemplo tenemos el contador reversible módulo 8 siguiente:
Diagrama de tiempos:
6
1.1.6. Contadores síncronos
Se caracterizan porque todos los flip flops se sincronizan con la misma
señal de reloj, es decir que el retardo del contador es equivalente al
retardo del flip flop más lento.
Para su diseño, lo único que se toma en cuenta son los niveles lógicos
que deben tomar las entradas J y K de cada flip flop para que el
mismo adopte el estado siguiente previsto; por lo tanto, es necesario
tener presente el diagrama de transiciones de estado del tipo de flip
flop que se utiliza, en nuestro caso el flip flop JK:
Tabla de verdad
J K Qt+1
0 0 Qt
0 1 0
1 0 1
1 1 Qt
Diagrama de transiciones
Estado Estado
inicial siguiente J2 K2 J1 K1 J0 K0
(t) (t+1)
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 1 1 1 X 0 X 0 1 X
1 1 1 0 0 0 X 1 X 1 X 1
7
1.1.6.2. Tablas de Karnaugh
J2 J1 J0
Q2 Q1 Q1 Q2Q1 Q1 Q2 Q1 Q1
Q0 Q0 Q0
0 0 1 0 0 1 X X 1 X X 1
Q2 X X X X Q2 0 1 X X Q2 1 X X 1
Q0 Q0 Q0
K2 K1 K0
Q2Q1 Q1 Q2 Q1 Q1 Q2Q1 Q1
Q0 Q0 Q0
X X X X X X 1 0 X 1 1 X
Q2 0 0 1 0 Q2 X X 1 0 Q2 X 1 1 X
Q0 Q0 Q0
1.1.6.3. Funciones resultantes:
8
funciones de excitación son exactamente las mismas pero
utilizando las salidas complementarias de los flip flops.
Por ejemplo el circuito decreciente correspondiente al anterior
será:
9
Este contador reversible, contará hacia adelante cuando la señal de reloj se
alimente por la patilla “UP” y hacia atrás, cuando la señal de reloj se
alimente por la patilla “DN”.
10
Detalle interno del contador binario sincrónico de 4 bits 74LS163
11
Ejemplo de conexión del contador binario 74LS163 en modo libre
12
Contador modulo 11 (0 al 10)
13
Ejemplo de contador modulo 193(de 63 a 255)
14