Sistemas de Entrada e Saída
Sistemas de Entrada e Saída
Sistemas de Entrada e Saída
Introduo
MEMRIA
DISPOSITIVOS DE ENTRADA
DISPOSITIVOS DE SADA
UNIDADE DE CONTROLE
Motivao
Motivao
Motivao
Motivao
Motivao
Conceitos Bsicos
A arquitetura de E/S de um computador constitui sua interface com o mundo externo. projetada para permitir um controle sistemtico da interao com o mundo exterior e fornecer ao sistema operacional as informaes necessrias para gerenciar a atividade de E/S de maneira efetiva.
Alm do processador e da memria, um terceiro elemento fundamental de um sistema de computao o conjunto de mdulos de E/S. Cada mdulo se conecta com o barramento do sistema ou com o comutador central e controla um ou mais dispositivos perifricos. Possuem uma lgica dedicada a desempenhar a funo de comunicao.
Mdulo de E/S
As funes principais de um mdulo so:
Fornecer uma interface com o processador e a memria atravs do barramento do sistema; Permitir a interface com um ou mais dispositivos perifricos.
Linhas de endereo
Barramento do sistema
Linhas de dados
Linhas de controle
Mdulo de E/S
...
Registradores de dados
Linhas de dados Registradores de estado/controle
Lgica de interface com perifrico . . . Lgica de Entrada e Sada Lgica de interface com perifrico
perifrico
processador
portas
barramento
Transferncia de Dados
A transferncia de dados entre a UCP e os dispositivos perifricos feita de duas maneiras: E/S mapeada em memria e E/S isolada.
E/S mapeada o programa v os dispositivos perifricos como endereos de memria, mandando dados para eles como se estivesse escrevendo na memria. O espao de endereamento fica truncado. H o circuito de lgica de decodificao de endereo; E/S isolada h endereos especficos (distintos dos da memria principal) para entrada e sada, assim como instrues especficas para ler e escrever portas de E/S.
Interrupes
Tratamento de interrupes interrupo uma suspenso da atividade do processador, causada por um evento externo (perifrico) ou pelo prprio processador (diviso por zero, overflow, traps). As interrupes podem ser vetorizadas e no vetorizadas.
Vetorizadas o processador recebe o cdigo da interrupo. Atravs deste cdigo, ele obtm, no vetor de interrupes, o endereo da rotina de tratamento; No vetorizadas ao receb-la, o processador executa uma rotina em um endereo constante ou executa uma instruo recebida do perifrico.
Interrupes
Interrrupes mascarveis e no-mascarveis podem ou no ser desabilitadas. Prioridade de interrupes para resolver conflitos quando ocorrem duas ou mais interrupes simultaneamente ou quando uma ocorre durante o tratamento de outra. A definio de prioridades feita, normalmente, por um hardware externo UCP. Controlador de interrupo pode permitir a programao das prioridades e habilitao individual das interrupes. Pode-se ligar dois ou mais controladores em cascata. Traps podem ser gerados por um erro de programa (diviso por zero) ou por instrues especficas (instruo INT).
Barramentos
Um barramento o caminho fsico que conecta a UCP aos perifricos. Normalmente, a velocidade da UCP bem maior que a velocidade dos perifricos. Vrios padres de barramento so usados.
Bibliografia
Arquitetura de Computadores Pessoais Srie Livros Didticos do Instituto de Informtica da UFRGS, 1 edio, Editora Sagra Luzzatto Raul Fernando Weber; Arquitetura e Organizao de Computadores 5 edio, Editora Prentice Hall, William Stallings. Introduo Organizao e Arquitetura dos Computadores Ricardo Vargas Dorneles e Cristian Koliver