A Família TTL
A Família TTL
A Família TTL
circuitos integrados digitais. Originalmente desenvolvida pela Texas Instruments, a TTL é reconhecida por
sua compatibilidade e versatilidade em diversas aplicações, como computação e controle industrial.
subfamílias: A família TTL possui várias subfamílias, cada uma projetada para atender a
necessidades específicas, como maior velocidade ou menor consumo de energia, como as séries
Low Power (74L) e High Speed (74H).
Fan-out: O fan-out típico é de 10 para a versão padrão TTL, ou seja, uma saída pode conectar-se
a até 10 entradas de portas lógicas similares.
Consumo de Potência: Os circuitos TTL têm um consumo de potência que não varia com a
frequência de operação.
Os circuitos TTL são utilizados em uma ampla gama de aplicações, incluindo portas lógicas, flip-flops,
contadores e circuitos aritméticos. Apesar da crescente adoção de tecnologias CMOS, a família TTL
continua a ser uma escolha popular em projetos didáticos e em algumas aplicações industriais.
Terminologia
VIH (mín) – Tensão de entrada em nível alto. O nível de tensão mínimo requerido para o nível lógico 1
em uma entrada. Valores abaixo desse nível não são interpretados como nível lógico 1.
VIL (máx) – Tensão de entrada em nível baixo. O nível máximo de tensão requerido para o nível lógico
0 em uma entrada. Valores acima desse nível não são interpretados como nível lógico 0.
VOH (mín) – Tensão de saída em nível alto. O nível de tensão mínimo na saída de um circuito lógico, no
estado lógico 1.
VOL (máx) – Tensão de saída em nível baixo. O nível de tensão máximo na saída de um circuito lógico,
no estado lógico 0.
Geralmente, CIs são interconectados, de forma que um CI aciona outro(s) (serve como fonte de corrente
ou tensão). Assim, é necessário saber a capacidade de acionamento de uma porta, conhecida como fan-
out.
Definição: Número máximo de entradas lógicas que uma saída pode acionar com segurança.
Se este número for excedido, o nível lógico na saída não pode mais ser garantido
Atrasos de Propagação
tPLH = tempo de atraso do estado lógico 0 para o estado lógico 1. - Em geral, os dois atrasos não têm o
mesmo valor e variam dependendo das condições de carga. - Tais atrasos são utilizados como uma
medida de velocidade relativa dos circuitos lógicos.