Circuito Sample and Hold
Circuito Sample and Hold
Circuito Sample and Hold
Andr Biagioni
Bruno Callegaro
Rafael Ferrassini
SEL352 Instrumentao
Eletrnica II
Circuito Sample
and Hold
Definio:
Amplificadores Sample-Hold so circuitos
utilizados na entrada em sistemas de
converso de dados analgico-digital. Seu
propsito o de manter constante o nvel
de sinal analgico durante a etapa de
quantizao. Este procedimento
necessrio j que o processo de converso
no instantneo.
Circuito Sample and Hold
Esquema:
Circuito Sample and Hold
Funcionamento:
Etapa de Sample: O controle da chave
determina o fechamento desta, assim o
sinal de entrada carrega o capacitor C.
Circuito Sample and Hold
Funcionamento:
Etapa de Hold: O controle da chave faz
sua abertura e assim o ltimo sinal
presente permanece na sada.
Circuito Sample and Hold
+
-
Funcionamento:
O amplificador buffer utilizado coloca
alta impedncia no capacitor C na
etapa de hold, fazendo com que sua
taxa de descarga seja baixa
independentemente da impedncia de
entrada do conversor(Zin).
Circuito Sample and Hold
Funcionamento:
Circuito Sample and Hold
Sinal de entrada
Sinal de controle
Sinal de sada
Escolha do capacitor C:
Referente ao capacitor empregado no
amplificador S/H, algumas de suas
caractersticas devem ser considerados,
como:
capacitncia
tenso de ruptura
absoro do dieltrico
Circuito Sample and Hold
Erros na transio da etapa
de Hold para Sample:
Estes erros esto associados ao intervalo de
tempo entre a transio da etapa de Hold
para a etapa de Sample. Caso o sinal
analgico de entrada sofra uma variao
muito grande de tenso desde o ltimo
valor amostrado o circuito S/H precisar de
um tempo para que o valor de tenso caia
dentro da faixa de preciso desejada.
Circuito Sample and Hold
Erros de aquisio:
Circuito Sample and Hold
Ganho de tenso no linear;
Erro de Offset;
Erro de desvio de Offset causado pela
temperatura;
Tempo de acomodao;
Erros:
Circuito Sample and Hold
Topologias:
Seguidor em cascata de malha aberta:
Circuito Sample and Hold
Topologias:
Seguidor em malha fechada:
Circuito Sample and Hold
Topologias:
Integrador em malha fechada:
Circuito Sample and Hold