TD1 - 2021
TD1 - 2021
TD1 - 2021
Embedded Systems »
4ème Année GE – ENSA
2020/2021
Travaux Dirigés I
Introd. aux Systèmes Embarqués
Exercice 1
Qu’est ce que un système embarqué temps réel (Contrainte temporelle) ?
Exercice 2
Quelle est la valeur ajoutée de l’approche Hardware/Software Co-Design ou A3 ?
Exercice 3
Comparaison entre la technologie Intel et AMD en terme de performance du calculateur
microprocesseur.
Exercice 4
Performance : Un processeur à 1,8 GHz exécute un programme qui utilise un mélange de 4 types
d'instruction:
Exercice 5
Programmation parallèle multi-cœurs
cœurs : pipeline/parallélisme.
pipeline/parallélisme
Exercice 6
Nous allons considérer un processeur ayant un pipeline à 5 étages, chacun prenant un cycle 1. Une
instruction entre dans le pipeline au cycle i.
1. A quel cycle aura-t-elle
elle fini son exécution ?
2. On considère un programme de n instructions. Dans le pipeline, calculez le nombre de cycles
nécessaires pour son exécution.
3. Quel est le CPI (Cycle Per Instruction) de ce programme sur ce processeur ?
Exercice 7
Soit une architecture de Van Neumann munie d’un processeur 24 bits de fréquence 2.4 GHz. Calculer
le temps d’un cycle de ce processeur.
processeur
Exercice 8 :
1.Quelle
Quelle est la valeur ajoutée du calcul de la complexité algorithmique pour les systèmes
embarqués ?
2. Donner des exemples de calcul de cette complexité.
Exercice 9 :
1. Qu’est-ce
ce que virgule fixe et virgule flottante ?
2. Exemple de représentation flottante en :
Simple précision
Double précision
Exercice 10 :
Comment connaitre la puissance de calcule FLOPS (Floating-Point Operation per Second) d’un
calculateur (CPU/GPU/DSP/FPGA,…).
Exercice 11 :
Comparaison entre les différents calculateurs CPU – Multi-CPU – DSP – GPU – FPGA en termes :
Programmation parallèle :
Consommation énergétique :
Exercice 12 :
Pourquoi le coût d’utilisation d’un FPGA est plus faible pour les petites productions par rapport à
l’utilisation d’un ASIC, alors que pour les grandes productions c’est le contraire ?
Exercice 13 :
Performance de calcul entre les calculateurs FPGA et CPU.