50 Chapitre 5 - La Programmation en Assembleur Du Microprocesseur 8086

50 Chapitre 5 - La programmation en assembleur du microprocesseur 8086
ISET Radès cours de microprocesseur HAGGÈGE, 2003

Chapitre 6
Les interfaces d’entrées/sorties
6.1 Définitions
Une interface d’entrées/sorties est un circuit intégré permettant au microprocesseur de
communiquer avec l’environnement extérieur (périphériques) : clavier, écran, imprimante,
modem, disques, processus industriel, ...
Les interfaces d’E/S sont connectées au microprocesseur à travers les bus d’adresses, de
données et de commandes.
environnement périphérique 1 périphérique 2

extérieur
port 1 port 2
calculateur
microprocesseur interface 1 interface 2
données
adresses
commandes
Les points d’accès aux interfaces sont appelés ports.

Exemples :
interface port exemple de périphérique
interface parallèle port parallèle imprimante
interface série port série modem
HAGGÈGE, 2003 cours de microprocesseur ISET Radès

52 Chapitre 6 - Les interfaces d’entrées/sorties
Schéma synoptique d’un circuit d’E/S :
D0 - Dn
lignes de
données
A0 - Ap circuit
microprocesseur
lignes d'E/S
périphériques
d'adresses
(p = 1 ou 2, lignes
en général) d'E/S
commandes RD
de lecture/
écriture WR
signal de
CS
selection
de boîtier
6.2 Adressage des ports d’E/S

Un circuit d’E/S possède des registres pour gérer les échanges avec les périphériques :
• registres de configuration ;
• registres de données.
A chaque registre est assigné une adresse : le microprocesseur accède à un port d’E/S en
spécifiant l’adresse de l’un de ses registres.
Le microprocesseur peut voir les adresses des ports d’E/S de deux manières :
• adressage cartographique : les adresses des ports d’E/S appartiennent au même
espace mémoire que les circuits mémoire (on dit que les E/S sont mappées en
mémoire) :
FFFFFH
circuits
d'E/S
espace
mémoire
total circuits
adressable mémoire
00000H
Conséquences :
– l’espace d’adressage des mémoires diminue ;
– l’adressage des ports d’E/S se fait avec une adresse de même longueur (même
nombre de bits) que pour les cases mémoires ;

6.3 - Gestion des ports d’E/S par le 8086 53
– toutes les instructions employées avec des cases mémoires peuvent être ap-
pliquées aux ports d’E/S : les mêmes instructions permettent de lire et écrire
dans la mémoire et les ports d’E/S, tous les modes d’adressage étant valables
pour les E/S.
• adressage indépendant : le microprocesseur considère deux espaces distincts :
– l’espace d’adressage des mémoires ;
– l’espace d’adressage des ports d’E/S.
C’est le cas du microprocesseur 8086 :
FFFFFH
circuits
1 Mo mémoire
FFFFH
64 Ko circuits
d'E/S
00000H 0000H
espace mémoire espace E/S
Conséquences :
– contrairement à l’adressage cartographique, l’espace mémoire total adressable
n’est pas diminué ;
– l’adressage des port d’E/S peut se faire avec une adresse plus courte (nombre
de bits inférieur) que pour les circuits mémoires ;
– les instructions utilisées pour l’accès à la mémoire ne sont plus utilisables pour
l’accès aux ports d’E/S : ceux-ci disposent d’instructions spécifiques ;
– une même adresse peut désigner soit une case mémoire, soit un port d’E/S : le
microprocesseur doit donc fournir un signal permettant de différencier l’adres-
sage de la mémoire de l’adressage des ports d’E/S.
Remarque : l’adressage indépendant des ports d’E/S n’est possible que pour les micro-
processeurs possédant un signal permettant de différencier l’adressage de la mémoire de
l’adressage des ports d’E/S ainsi que les instructions spécifiques pour l’accès aux ports
d’E/S. Par contre, l’adressage cartographique est possible pour tous les microprocesseurs.
6.3 Gestion des ports d’E/S par le 8086

Le 8086 dispose d’un espace mémoire de 1 Mo (adresse d’une case mémoire sur 20 bits)
et d’un espace d’E/S de 64 Ko (adresse d’un port d’E/S sur 16 bits).
Le signal permettant de différencier l’adressage de la mémoire de l’adressage des ports
d’E/S est la ligne M/IO :
• pour un accès à la mémoire, M/IO = 1 ;
• pour un accès aux ports d’E/S, M/IO = 0.

Ce signal est utilisé pour valider le décodage d’adresse dans les deux espaces :
décodeur 3 vers 8
bus d'adresses
A Y0
B Y1
C Y2 signaux de
74138 Y3 validation
Y4 des circuits
validation
mémoire
G2B Y5
G2A Y6
M/IO
G1 Y7
bus d'adresses
A Y0
B Y1
C Y2 signaux de
74138 Y3 validation
Y4 des circuits
validation
d'E/S
G2B Y5
G2A Y6
+5 V G1 Y7
Les instructions de lecture et d’écriture d’un port d’E/S sont respectivement les instruc-
tions IN et OUT. Elles placent la ligne M/IO à 0 alors que l’instruction MOV place
celle-ci à 1.
Lecture d’un port d’E/S :
• si l’adresse du port d’E/S est sur un octet :
IN AL,adresse : lecture d’un port sur 8 bits ;
IN AX,adresse : lecture d’un port sur 16 bits.
• si l’adresse du port d’E/S est sur deux octets :
IN AL,DX : lecture d’un port sur 8 bits ;
IN AX,DX : lecture d’un port sur 16 bits.
où le registre DX contient l’adresse du port d’E/S à lire.
Ecriture d’un port d’E/S :
• si l’adresse du port d’E/S est sur un octet :
OUT adresse,AL : écriture d’un port sur 8 bits ;
OUT adresse,AX : écriture d’un port sur 16 bits.
• si l’adresse du port d’E/S est sur deux octets :
OUT DX,AL : écriture d’un port sur 8 bits ;
OUT DX,AX : écriture d’un port sur 16 bits.
où le registre DX contient l’adresse du port d’E/S à écrire.

6.4 - L’interface parallèle 8255 55
Exemples :
• lecture d’un port d’E/S sur 8 bits à l’adresse 300H :
mov dx,300H
in al,dx
• écriture de la valeur 1234H dans le port d’E/S sur 16 bits à l’adresse 49H :
mov ax,1234H
out 49H,ax
6.4 L’interface parallèle 8255

Le rôle d’une interface parallèle est de transférer des données du microprocesseur vers
des périphériques et inversement, tous les bits de données étant envoyés ou reçus simul-
tanément.
sortie de
données
interface en parallèle
microprocesseur parallèle
entrée de
données
en parallèle
données
adresses
commandes
Le 8255 est une interface parallèle programmable : elle peut être configurée en entrée
et/ou en sortie par programme.
Brochage du 8255 :
PA3 1 40 PA4
PA2 2 39 PA5
PA1 3 38 PA6
PA0 4 37 PA7
RD 5 36 WR
CS 6 8255 35 RESET
GND 7 34 D0
A1 8 33 D1
A0 9 32 D2
PC7 10 31 D3
PC6 11 30 D4
PC5 12 29 D5
PC4 13 28 D6
PC0 14 27 D7
PC1 15 26 VCC
PC2 16 25 PB7
PC3 17 24 PB6
PB0 18 23 PB5
PB1 19 22 PB4
PB2 20 21 PB3

Schéma fonctionnel :
alimentation
VCC GND
RD 8
port A
WR (PA0 - PA7)
groupe A
lignes de A0
contrôle A1 8255 4 port C
haut
RESET (PC4 - PC7)
CS
4 port C
bas
groupe B
D0 - D7 (PC0 - PC3)
bus de
données 8 port B
(PB0 - PB7)
Le 8255 contient 4 registres :

• trois registres contenant les données présentes sur les ports A, B et C ;
• un registre de commande pour la configuration des port A, B et C en entrées et/ou
en sorties.
Accès aux registres du 8255 : les lignes d’adresses A0 et A1 définissent les adresses
des registres du 8255 :
A1 A0 RD WR CS opération
0 0 0 1 0 lecture du port A
0 1 0 1 0 lecture du port B
1 0 0 1 0 lecture du port C
0 0 1 0 0 écriture du port A
0 1 1 0 0 écriture du port B
1 0 1 0 0 écriture du port C
1 1 1 0 0 écriture du registre de commande
X X X X 1 pas de transaction
1 1 0 1 0 illégal
X X 1 1 0 pas de transaction
Remarque : le registre de commande est accessible uniquement en écriture, la lecture de
ce registre n’est pas autorisée.
Configuration du 8255 : les ports peuvent être configurés en entrées ou en sorties selon
le contenu du registre de commande. De plus le 8255 peut fonctionner selon 3 modes :
mode 0, mode 1 ou mode 2.
Le mode 0 est le plus simple : les ports sont configurés en entrées/sorties de base. Les
données écrites dans les registres correspondants sont mémorisées sur les lignes de sor-
ties ; l’état des lignes d’entrées est recopié dans les registres correspondants et n’est pas
mémorisé.
Les modes 1 et 2 sont plus complexes. Ils sont utilisés pour le dialogue avec des périphériques
nécessitant un asservissement.

Structure du registre de commande :
D7 D6 D5 D4 D3 D2 D1 D0
drapeau
1 = actif
Groupe A Groupe B
sélection de port C bas
mode : 1 = entrée
00 = mode 0 0 = sortie
01 = mode 1 port B
1x = mode 2 1 = entrée
port A 0 = sortie
1 = entrée
0 = sortie sélection de
mode :
port C haut 0 = mode 0
1 = entrée 1 = mode 1
0 = sortie
Connexion du 8255 sur les bus du 8086 : le bus de données du 8255 est sur 8 bits
alors que celui du microprocesseur 8086 est sur 16 bits. On peut donc connecter le bus de
données du 8255 sur les lignes de données de poids faible du 8086 (D0 - D7) ou sur celles
de poids fort (D8 - D15).
Une donnée est envoyée (ou reçue) par le microprocesseur 8086 :
• sur la partie faible du bus de données lorsque l’adresse à écrire (ou à lire) est paire :
validation par A0 ;
• sur la partie haute lorsque l’adresse est impaire : validation par BHE.
Ainsi l’un de ces deux signaux A0 ou BHE doit être utilisé pour sélectionner le 8255 :
D0 - D7 D0
.
ou . 8255
D8 - D15 .
D7
M/IO
validation RD RD
décodeur WR WR
A3 - A15 d'adresses
CS
A0 ou BHE
A1 A0
A2 A1
Conséquence : les adresses des registres du 8255 se trouvent à des adresses paires (valida-
tion par A0) ou impaires (validation par BHE).

Le décodeur d’adresses détermine l’adresse de base du 8255 ; les lignes A1 et A2

déterminent les adresses des registres du 8255.
Exemple : connexion du 8255 sur la partie faible du bus de données du 8086, avec décodage
d’adresses incomplet (les lignes d’adresses A3 - A15 ne sont pas toutes utilisées) :
D0
.
D0 - D7 . 8255
.
D7
A8 A Y0
RD RD
A9 B Y1
WR WR
A10 C Y2
74138 Y3
CS
Y4 A0
validation
G2B Y5 A1 A0
M/IO G2A Y6 A2 A1
+5 V G1 Y7
Détermination de l’adresse du 8255 :
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

X X X X X 0 1 1 X X X X X A1 A0 0
adresse de base sélection CS
= 300H de registre =0
• A2 = 0 et A1 = 0 : adresse du port A = adresse de base + 0 = 300H ;
• A2 = 0 et A1 = 1 : adresse du port B = adresse de base + 2 = 302H ;
• A2 = 1 et A1 = 0 : adresse du port C = adresse de base + 4 = 304H ;
• A2 = 1 et A1 = 1 : adresse du registre de commande = adresse de base + 6 = 306H.
Remarque : le décodage d’adresses étant incomplet, le 8255 apparaı̂t dans plusieurs

plages d’adresses selon les valeurs des bits d’adresses non décodés (A7 - A13 et A12 -
A15). Dans cet exemple, l’adresse de base 300H correspond à la première adresse possible
(bits d’adresses non décodés tous égaux à 0).
Remarque : si on veut que le 8255 possède des adresses consécutives (par exemple 300H,
301H, 302H et 303H), on peut utiliser le schéma suivant qui exploite tout le bus de données
(D0 - D15) du 8086 :

transmetteur
8 bidirectionnel
D0 - D7 A B
8286
8 D0
DT/R DIR .
.
EN . PA
D7
8
D8 - D15 A B 8255
8286
DIR
BHE
EN
PB
M/IO
validation
décodeur
A2- A15 d'adresses
CS
A1 A1 PC
A0 A0
RD RD
WR WR
Exemple de programmation : soit le montage suivant :
K0 0
PA0
1
D0
. K1 0
8086 D0 - D7 .. 8255 PA1
1
D7 K2 0
PA2
1
adresse
de base PB0
= 300H
LED
On veut que la led s’allume lorsqu’on a la combinaison : K0 = 1 et K1 = 0 et K2 = 1.

Programme :

portA equ 300H ; adresses des registres du 8255

portB equ 302H
portC equ 304H
controle equ 306H
mov dx,controle ; initialisation du port A en entrée

mov al,90H ; et du port B en sortie (mode 0) :
out dx,al ; controle = 10010000B = 90H
boucle : mov dx,portA ; lecture du port A

in al,dx
and al,00000111B ; masquage PA0, PA1 et PA2
cmp al,00000101B ; test PA0 = 1, PA1 = 0 et PA2 = 1
jne faux ; non -> aller au label ‘‘faux’’ ...
mov al,00000001B ; oui -> mettre PB0 à 1
jmp suite ; et continuer au label ‘‘suite’’
faux : mov al,00000000B ; ... mettre PB0 à 0
suite : mov dx,portB ; écriture du port B
out dx,al
jmp boucle ; retourner lire le port A
6.5 L’interface série 8250

Une interface série permet d’échanger des données entre le microprocesseur et un périphérique
bit par bit.
TxD : émission
interface
microprocesseur série RxD : réception
données
adresses
commandes
Avantage : diminution du nombre de connexions (1 fil pour l’émission, 1 fil pour la

réception).
Inconvénient : vitesse de transmission plus faible que pour une interface parallèle.
Il existe deux types de transmissions séries :
• asynchrone : chaque octet peut être émis ou reçu sans durée déterminée entre un
octet et le suivant ;
• synchrone : les octets successifs sont transmis par blocs séparés par des octets de
synchronisation.
La transmission asynchrone la plus utilisée est celle qui est définie par la norme RS232.

6.5 - L’interface série 8250 61
Exemple : transmission du caractère ’E’ (code ASCII 45H = 01000101B) sous forme série
selon la norme RS232 :
bit de bit de bits de

start parité stop
bits de données
+9 à +15 V
LSB MSB
-9 à -15 V
1 0 1 0 0 0 1 0
durée d'un bit = T
• l’état 1 correspond à une tension négative comprise entre −9 et −15 V, l’état 0 à

une tension positive comprise entre +9 et +15 V. Au repos, la ligne est à l’état 1
(tension négative) ;
• le bit de start marque le début de la transmission du caractère ;
• les bits de données sont transmis l’un après l’autre en commençant par le bit de
poids faible. Ils peuvent être au nombre de 5, 6, 7 ou 8. Chaque bit est maintenu sur la
ligne pendant une durée déterminée T. L’inverse de cette durée définit la fréquence
de bit = nombre de bits par secondes = vitesse de transmission. Les vitesses
normalisées sont : 50, 75, 110, 134.5, 150, 300, 600, 1200, 2400, 4800, 9600 bits/s ;
• le bit de parité (facultatif) est un bit supplémentaire dont la valeur dépend du
nombre de bits de données égaux à 1. Il est utilisé pour la détection d’erreurs de
transmission ;
• les bits de stop (1, 1.5 ou 2) marquent la fin de la transmission du caractère.
Principe d’une interface série :
registre de données registre à décalage

TxD
émission émission
8
D0 - D7
registre de données registre à décalage

RxD
réception réception
bus de registres de signaux

logique de synchronisation
données configuration .. de
+ contrôle de parité .
interne et d'état controle
horloge

Un circuit intégré d’interface série asynchrone s’appelle un UART : Universal Asynchro-

nous Receiver Transmitter) ; une interface série synchrone/asynchrone est un USART.
Exemples d’interfaces séries :
• 8251 (Intel) ;
• 8250 (National Semiconductor) ;
• 6850 (Motorola).
Connexion de deux équipements par une liaison série RS232 : les équipements
qui peuvent être connectés à travers une liaison série RS232 sont de deux types :
• les équipements terminaux de données (DTE : Data Terminal Equipment) qui

génèrent les données à transmettre, exemple : un ordinateur ;
• les équipements de communication de données (DCE : Data Communication

Equipment) qui transmettent les données sur les lignes de communication, exemple :
un modem.
Pour connecter ces équipements, on utilise des connecteurs normalisés DB9 ou DB25 :
1 2 3 4 5 1 2 3 4 5 6 7 8 9 10 11 12 13
6 7 8 9 14 15 16 17 18 19 20 21 22 23 24 25
DB9 mâle DB25 mâle
Différents signaux sont transportés par ces connecteurs :
signal no broche no broche description sens

DB9 DB25 DTE DCE
TxD 3 2 Transmit Data sortie entrée
RxD 2 3 Receive Data entrée sortie
RTS 7 4 Request To Send sortie entrée
CTS 8 5 Clear To Send entrée sortie
DTR 4 20 Data Terminal Ready sortie entrée
DSR 6 6 Data Set Ready entrée sortie
DCD 1 8 Data Carrier Detect entrée sortie
RI 9 22 Ring Indicator entrée sortie
GND 5 7 Ground — —
Seuls les 2 signaux TxD et RxD servent à transmettre les données. Les autres signaux
sont des signaux de contrôle de l’échange de données.

Connexion entre DTE et DCE :
TxD TxD
RxD RxD
RTS RTS
DTE CTS CTS DCE
(ordinateur) DTR DTR (modem)
DSR DSR
DCD DCD
RI RI
GND GND
Dialogue entre DTE et DCE :
DTR
RTS DTE
TxD donnée
DSR
DCD DCE
CTS
(les signaux de contrôle sont actifs à l’état bas = tension positive)

• quand le DTE veut transmettre des données, il active le signal DTR. Si le DCE
est prêt à recevoir les données, il active le signal DSR puis le signal DCD : la
communication peut débuter ;
• lorsque le DTE a une donnée à émettre, il active le signal RTS. Si le DCE peut
recevoir la donnée, il active CTS : le DTE envoie la donnée sur la ligne TxD ;
• si le DCE veut demander une pause dans la transmission, il désactive CTS : le DTE
arrête la transmission jusqu’à ce que CTS soit réactivé. C’est un contrôle matériel
du flux de données ;
• Lorsque la transmission est terminée, les signaux RTS, CTS, DTR, DCD et DSR
sont successivement désactivés.

Applications des liaisons séries :

• transmission de données à travers une ligne téléphonique :
DTE DTE
microprocesseur
microprocesseur
interface série
interface série
DCE ligne téléphonique DCE
modem modem
Le modem transforme les signaux numériques produits par l’interface série en si-
gnaux analogiques acceptés par la ligne téléphonique et inversement (modulations
numériques FSK, PSK, ...)
• liaison série directe entre deux DTE :
– liaison simple à 3 fils : rebouclage (strapping) des signaux de contrôle :
TxD TxD
RxD RxD
RTS RTS
CTS CTS
DTR DTR
DSR DSR
DCD DCD
RI RI
DTE 1 GND GND DTE 2
Ce câblage ne permet pas le contrôle matériel du flux entre les deux DTE.
– liaison complète : câble Null Modem :
TxD TxD
RxD RxD
RTS RTS
CTS CTS
DTR DTR
DSR DSR
DCD DCD
RI RI
DTE 1 GND GND DTE 2
Ce câblage simule la présence d’un modem (DCE) en croisant les signaux de
contrôle et permet le contrôle matériel du flux.

Mise en œuvre d’une interface série, l’UART 8250 :
Brochage du 8250 :
D0 1 40 VCC
D1 2 39 RI
D2 3 38 DCD
D3 4 37 DSR
D4 5 36 CTS
D5 6 8250 35 MR
D6 7 34 OUT1
D7 8 33 DTR
RCLK 9 32 RTS
SIN 10 31 OUT2
SOUT 11 30 INTRPT
CS0 12 29 NC
CS1 13 28 A0
CS2 14 27 A1
BAUDOUT 15 26 A2
XTAL1 16 25 ADS
XTAL2 17 24 CSOUT
DOSTR 18 23 DDIS
DOSTR 19 22 DISTR
GND 20 21 DISTR
interface
microprocesseur UART
D0 - D7
ou D0 - D7 XTAL1 1.8432 MHz
D8 - D15 diviseur ou
d'horloge 2.4576 MHz
RESET MR et XTAL2 ou
générateur 3.072 MHz
RD DISTR de baud
WR DOSTR contrôle RCLK
DISTR et état de BAUDOUT
ligne adaptateur
DOSTR RS232/TTL
M/IO récepteur
validation SIN 1489 RxD
+5 V CS0
décodeur émetteur
A4 - A15 d'adresses CS1 SOUT 1488 TxD
CS2 adaptateur
A0
TTL/RS232 modem
ou
A3 interface modem
BHE A2
A2 A1 RTS 1488 RTS ligne
A1 téléphonique
A0 contrôle DTR 1488 DTR
ADS modem OUT1
OUT2
demande
INTRPT
d'interruption
CTS 1489 CTS
commandes DDIS DSR DSR
état 1489
d'amplificateurs
de bus CSOUT modem DCD 1489 DCD
RI 1489 RI
+5 V VCC GND GND
8250

Accès aux registres du 8250 : le 8250 possède 11 registres. Comme il n’y a que 3 bits
d’adresses (A0, A1 et A2), plusieurs registres doivent se partager la même adresse :
DLAB A2 A1 A0 registre
0 0 0 0 RBR : Receiver Buffer Register, registre de réception
(accessible seulement en lecture)
0 0 0 0 THR : Transmitter Holding Register, registre
d’émission (accessible seulement en écriture)
1 0 0 0 DLL : Divisor Latch LSB, octet de poids faible du di-
viseur d’horloge
1 0 0 1 DLM : Divisor Latch MSB, octet de poids fort du divi-
seur d’horloge
0 0 0 1 IER : Interrupt Enable Register, registre d’autorisation
des interruptions
X 0 1 0 IIR : Interrupt Identification Register, registre d’iden-
tification des interruptions
X 0 1 1 LCR : Line Control Register, registre de contrôle de
ligne
X 1 0 0 MCR : Modem Control Register, registre de contrôle
modem
X 1 0 1 LSR : Line Status Register, registre d’état de la ligne
X 1 1 0 MSR : Modem Status Register, registre d’état du mo-
dem
X 1 1 1 SCR : Scratch Register, registre à usage général
En fonction de l’état de DLAB (Divisor Latch Access Bit = bit de poids fort du registre
LCR), on a accès soit au registre d’émission/réception, soit au diviseur d’horloge, soit au
masque d’interruptions.
Structure des registres :
• Line Control Register (LCR) :
bits 0 et 1 : longueur du mot transmis, bit 1 bit 0
0 0 → 5 bits
0 1 → 6 bits
1 0 → 7 bits
1 1 → 8 bits
bit 2 : nombre de bits de stop, 0 → 1 bit de stop,
1 → 1.5 bits de stop si 5 bits sont
transmis, 2 bits de stop sinon ;
bit 3 : autorisation de parité, 0 → pas de parité,
1 → parité générée et vérifiée ;
bit 4 : sélection de parité, 0 → parité impaire,
1 → parité paire ;
bit 5 : forçage de parité, 0 → parité non forcée
1 → parité fixe ;

bit 6 : contrôle de l’état de la ligne TxD, 0 → ligne en fonctionnement normal,

1 → forçage de TxD à l’état 0 (break) ;
bit 7 : DLAB (Divisor Latch Access bit), 0 → accès aux registres d’émission,
de réception et IER,
1 → accès au diviseur d’horloge.
• Line Status Register (LSR) :
bit 0 : 1 → donnée reçue ;
bit 1 : 1 → erreur d’écrasement de caractère ;
bit 2 : 1 → erreur de parité ;
bit 3 : 1 → erreur de cadrage (bit de stop non valide) ;
bit 4 : 1 → détection d’un état logique 0 sur RxD pendant
une durée supérieure à la durée d’un mot ;
bit 5 : 1 → registre de transmission vide ;
bit 6 : 1 → registre à décalage vide ;
bit 7 : non utilisé, toujours à 0.
• Modem Control Register (MCR) :
⎫
bit 0 : DTR ⎪ ⎪
⎪
bit 1 : RTS ⎬ activation (mise à 0) des lignes correspondantes en
bit 2 : OUT1 ⎪ ⎪
⎪ mettant à 1 ces bits ;
⎭
bit 3 : OUT2
bit 4 :⎫1 → fonctionnement en boucle : TxD connectée à RxD (mode test) ;
bit 5 ⎪⎬
bit 6 : inutilisés, toujours à 0.
⎪
bit 7 ⎭
• Modem Status Register (MSR) :
bit 0 : 1 → changement de CTS depuis la dernière lecture : delta CTS ;
bit 1 : 1 → delta DSR ;
bit 2 : 1 → delta RI (uniquement front montant sur RI) ;
bit 3 : 1 → delta
⎫
DCD ;
bit 4 : CTS ⎪⎪
⎪
bit 5 : DSR ⎬
⎪
ces bits indiquent l’état des lignes correspondantes.
bit 6 : RI ⎪
⎪
⎭
bit 7 : DCD
• Diviseur d’horloge (DLM,DLL) : la vitesse de transmission est fixée par la
valeur du diviseur d’horloge :
fréquence d horloge(quartz)
vitesse (bit/s) =
16 × (DLM, DLL)
Exemple de calcul : vitesse de transmission désirée = 1200 bit/s, fréquence d’horloge

= 1.8432 MHz, détermination de la valeur du diviseur d’horloge :
fréquence d horloge 1.8432 × 106
diviseur = = = 96 ⇒ DLM = 0 et DLL = 96.
16 × vitesse 16 × 1200
• Receiver Buffer Register (RBR) : contient la donnée reçue.

• Transmitter Holding Register (THR) : contient la donnée à transmettre.
• Interrupt Identification Register (IIR) :
bit 0 : 0 → interruption en cours,
1 → pas d’interruption en cours ;
bits 1 et 2 : source d’interruption, bit 2 bit 1
1 1 → erreur
1 0 → donnée reçue
0 1 → registre d’émission vide
0 0 → changement d’état modem
(ordre de priorité décroissant) ;
⎫
bit 3 ⎪
⎪
⎪
⎪
bit 4 ⎪
⎪
⎬
bit 5 : inutilisés, toujours à 0.
⎪
⎪
bit 6 ⎪
⎪
⎪
⎪
bit 7 ⎭
• Interrupt Enable Register (IER) : autorisation des interruptions

bit 0 : 1 → donnée reçue ;
bit 1 : 1 → registre d’émission vide ;
bit 2 : 1 → erreur ;
bit 3 :⎫1 → changement d’état modem ;
bit 4 ⎪⎪
⎪
bit 5 ⎬
: inutilisés, toujours à 0.
bit 6 ⎪⎪
⎪
⎭
bit 7
• Scratch Register (SCR) : registre à usage général pouvant contenir des données
temporaires.
Exemple de programmation : soit un UART 8250 dont le bus de données est connecté sur
la partie faible du bus de données du microprocesseur 8086. L’adresse de base du 8250 est
fixée à la valeur 200H par un décodeur d’adresses. La fréquence d’horloge du 8250 est de
1.8432 MHz. On veut :
• écrire une procédure init qui initialise le 8250 avec les paramètres suivants : 2400
bits/s, 8 bits par caractère, parité paire, 1 bit de stop (2400, 8, P, 1) ;
• écrire une procédure envoi qui émet un message contenu dans la zone de données
msg. L’émission s’arrête lorsque le caractère EOT (End Of Text, code ASCII = 03H)
est rencontré ;
• écrire une procédure reception qui reçoit une ligne de 80 caractères et la range
dans une zone de données appelée ligne. En cas d’erreur de réception, envoyer le
caractère NAK (No Acknowledge, code ASCII = 15H) sinon envoyer le caractère ACK
(Acknowledge, code ASCII = 06H).
Programme :

RBR equ 200H ; adresses des registres du 8250

THR equ 200H
DLL equ 200H
DLM equ 202H
IER equ 202H
IIR equ 204H
LCR equ 206H
MCR equ 208H
LSR equ 20AH
MSR equ 20CH
SCR equ 20EH
EOT equ 03H ; caractère End Of Text
ACK equ 06H ; caractère Acknowledge
NAK equ 15H ; caractère No Acknowledge
LIGNE db 80 dup( ?) ; zone de rangement des caractères reçus
MSG db ’Test 8250’, EOT ; message à envoyer
INIT PROC NEAR ; procédure d’initialisation du 8250

mov dx,LCR ; DLAB = 1 pour accéder au diviseur
mov al,80H ; d’horloge
out dx,al
mov dx,DLL ; vitesse de transmission = 2400 bit/s
mov al,48 ; => DLL = 48 ...
out dx,al
mov dx,DLM ; ... et DLM = 0
mov al,0
out dx,al
mov dx,LCR ; DLAB = 0 , 8 bits de données,
mov al,00011011B ; parité paire, 1 bit de stop
out dx,al
ret
INIT ENDP
ENVOI CARACTERE PROC NEAR ; procédure d’émission du contenu de AH

mov dx,LSR ; lecture du registre d’état de la ligne
attente envoi : ; attente registre de transmission vide
in al,dx
and al,20H ; masquage bit 5 de LSR
jz attente envoi ; si bit 5 de LSR = 0 => attente ...
mov dx,THR ; ... sinon envoyer le caractère
mov al,ah ; contenu dans le registre AH
out dx,al
ret
ENVOI CARACTERE ENDP

ENVOI PROC NEAR ; procédure d’émission du message

mov si,offset MSG ; pointer vers le début du message
boucle : mov ah,[si] ; AH <- caractère à envoyer
cmp AH,EOT ; fin du message ?
jz fin envoi ; oui => fin procédure
call ENVOI CARACTERE ; non => envoyer caractère ...
inc si ; ... et passer au caractère suivant
jmp boucle
fin envoi :
ret
ENVOI ENDP
RECEPTION PROC NEAR ; procédure de réception d’une ligne

mov di,offset LIGNE ; pointer vers début zone de réception
mov cx,80 ; compteur de caractères reçus
attente reception :
mov dx,LSR ; lecture du registre d’état de la ligne
in al,dx
test al,01H ; test de l’état du bit 0 de LSR
jz attente reception ; pas de caractère reçu => attente
test al,00001110B ; sinon test erreurs : bits 1,2,3 de LSR
jz suite ; pas d’erreurs => continuer
mov ah,NAK ; erreurs => envoyer NAK ...
call ENVOI CARACTERE
jmp attente reception ; ... et retourner attendre un caractère
suite : mov dx,RBR ; lire caractère reçu ...
in al,dx
mov [di],al ; ... et le ranger dans LIGNE
mov ah,ACK ; puis envoyer ACK
call ENVOI CARACTERE
dec cx ; décrémenter compteur de caractères
jz fin reception ; si compteur = 0 => fin réception
inc di ; sinon incrémenter DI
jmp attente reception ; et aller attendre caractère suivant
fin reception :
ret
RECEPTION ENDP

Chapitre 7
Les interruptions
7.1 Définition d’une interruption

Soit un microprocesseur qui doit échanger des informations avec un périphérique :
périphérique
microprocesseur interface
Il y a deux méthodes possibles pour recevoir les données provenant des périphériques :
• scrutation périodique (ou polling) : le programme principal contient des ins-
tructions qui lisent cycliquement l’état des ports d’E/S.
Avantage : facilité de programmation.
Inconvénients :
– perte de temps s’il y a de nombreux périphériques à interroger ;
– de nouvelles données ne sont pas toujours présentes ;
– des données peuvent être perdues si elles changent rapidement.
• interruption : lorsqu’une donnée apparaı̂t sur un périphérique, le circuit d’E/S le
signale au microprocesseur pour que celui-ci effectue la lecture de la donnée : c’est
une demande d’interruption (IRQ : Interrupt Request) :
demande
périphérique
d'interruption
Avantage : le microprocesseur effectue une lecture des ports d’E/S seulement lors-
qu’une donnée est disponible, ce qui permet de gagner du temps et d’éviter de perdre
des données.

72 Chapitre 7 - Les interruptions
Exemples de périphériques utilisant les interruptions :
• clavier : demande d’interruption lorsqu’une touche est enfoncée ;
• port série : demande d’interruption lors de l’arrivée d’un caractère sur la ligne de
transmission.
Remarque : les interruptions peuvent être générées par le microprocesseur lui-même en

cas de problèmes tels qu’une erreur d’alimentation, une division par zéro ou un circuit
mémoire défectueux (erreurs fatales). Dans ce cas, la demande d’interruption conduit à
l’arrêt du microprocesseur.
7.2 Prise en charge d’une interruption par le micro-

processeur
A la suite d’une demande d’interruption par un périphérique :
• le microprocesseur termine l’exécution de l’instruction en cours ;
• il range le contenu des principaux registres sur la pile de sauvegarde : pointeur

d’instruction, flags, ...
• il émet un accusé de réception de demande d’interruption (Interrupt Acknow-

ledge) indiquant au circuit d’E/S que la demande d’interruption est acceptée :
demande
périphérique
d'interruption
interruption
acceptée
Remarque : le microprocesseur peut refuser la demande d’interruption : celle-ci

est alors masquée. Le masquage d’une interruption se fait généralement en po-
sitionnant un flag dans le registre des indicateurs d’état. Il existe cependant des
interruptions non masquables qui sont toujours prises en compte par le micropro-
cesseur.
• il abandonne l’exécution du programme en cours et va exécuter un sous-programme

de service de l’interruption (ISR : Interrupt Service Routine) ;
• après l’exécution de l’ISR, les registres sont restaurés à partir de la pile et le micro-
proceseur reprend l’exécution du programme qu’il avait abandonné :

7.3 - Adresses des sous-programmes d’interruptions 73
programme
sous-programme
principal
de service
de l'interruption
e
ice d
arrivée de serv uption
err
la demande l'int
d'interruption reto
ur a
prin u prog
cipa ra
l (IR mme
ET )
Remarque : la dernière instruction d’un sous-programme de service d’interruption doit

être l’instruction IRET : retour d’interruption.
Si plusieurs interruptions peuvent se produire en même temps, on doit leur affecter une
priorité pour que le microprocesseur sache dans quel ordre il doit servir chacune d’entre
elle.
7.3 Adresses des sous-programmes d’interruptions

Lorsqu’une interruption survient, le microprocesseur a besoin de connaı̂tre l’adresse du
sous-programme de service de cette interruption. Pour cela, la source d’interruption place
sur le bus de données un code numérique indiquant la nature de l’interruption. Le micro-
processeur utilise ce code pour rechercher dans une table en mémoire centrale l’adresse
du sous-programme d’interruption à exécuter. Chaque élément de cette table s’appelle un
vecteur d’interruption :
sous-programme
d'interruption no j
sous-programme
d'interruption no i
adresse int. no j table des

code (ou no) de vecteurs
l'interruption adresse int. no i
d'interruptions
mémoire centrale
Lorsque les adresses des sous-programmes d’interruptions sont gérées de cette manière,
on dit que les interruptions sont vectorisées.
Avantage de la vectorisation des interruptions : l’emplacement d’une ISR peut être n’im-
porte où dans la mémoire, il suffit de spécifier le vecteur d’interruption correspondant.

7.4 Les interruptions du 8086

Le microprocesseur 8086 peut gérer jusqu’à 256 interruptions. Chaque interruption reçoit
un numéro compris entre 0 et 255 appelé type de l’interruption.
Trois sortes d’interruptions sont reconnues par le 8086 :
• interruptions matérielles produites par l’activation des lignes INTR et NMI du
microprocesseur ;
• interruptions logicielles produites par l’instruction INT n, où n est le type de l’in-
terruption ;
• interruptions processeur générées par le microprocesseur en cas de dépassement,
de division par zéro ou lors de l’exécution pas à pas d’un programme.
Les interruptions du 8086 sont vectorisées. La table des vecteurs d’interruptions doit
obligatoirement commencer à l’adresse physique 00000H dans la mémoire centrale.
Chaque vecteur d’interruption est constitué de 4 octets représentant une adresse logique
du type CS : IP.
adresses des
vecteurs d'interruption
3FFH
type FFH : libre
3FCH
interruptions
libres : disponibles
pour l'utilisateur
103H
type 40H : libre
100H
FCH type 3FH :
FFH réservé par Microsoft interruptions
réservées par
Microsoft dans
un PC : utilisées
par MS-DOS,
83H type 20H : Windows, ...
80H réservé par Microsoft
7FH type 1FH :
7CH réservé par Intel
interruptions
réservées par
Intel
17H type 05H :
14H réservé par Intel
13H type 04H :
10H overflow
0FH type 03H :
0CH instruction int sur 1 octet
0BH type 02H : CS 2 octets
08H NMI IP 2 octets
07H type 01H :
04H pas à pas
03H type 00H :
00H division par zéro

7.5 - Le contrôleur programmable d’interruptions 8259 75
Remarque : correspondance entre le type de l’interruption et l’adresse du vecteur cor-

respondant :
adresse vecteur d’interruption = 4 × type de l’interruption
Exemple : interruption 20H, adresse du vecteur = 4 × 20H = 80H.

La table des vecteurs d’interruptions est chargée par le programme principal (carte à mi-
croprocesseur) ou par le système d’exploitation (ordinateur) au démarrage du système.
Elle peut être modifiée en cours de fonctionnement (détournement des vecteurs d’inter-
ruptions).
7.5 Le contrôleur programmable d’interruptions 8259
Le microprocesseur 8086 ne dispose que de deux lignes de demandes d’interruptions

matérielles (NMI et INTR). Pour pouvoir connecter plusieurs péripériques utilisant des
interruptions, on peut utiliser le contrôleur programmable d’interruptions 8259 dont le
rôle est de :
• reçevoir des demandes d’interruptions des périphériques ;
• résoudre les priorités des interruptions ;
• générer le signal INTR pour le 8086 ;
• émettre le numéro de l’interruption sur le bus de données.
Un 8259 peut gérer jusqu’à 8 demandes d’interruptions matérielles.

Brochage du 8259 :
CS 1 28 VCC
WR 2 27 A0
RD 3 26 INTA
D7 4 25 IR7
D6 5 24 IR6
D5 6 8259 23 IR5
D4 7 22 IR4
D3 8 21 IR3
D2 9 20 IR2
D1 10 19 IR1
D0 11 18 IR0
CAS0 12 17 INT
CAS1 13 16 SP/EN
GND 14 15 CAS2

+5 V
D0 - D7 VCC
ou D0 - D7 IR0
D8 - D15 IR1
RD RD IR2
M/IO 8259 entrées de
validation WR WR IR3
demandes
décodeur IR4
A2 - A15 d'adresses d'interruptions
IR5
CS IR6
A0
ou IR7
A1 A0
BHE
CAS0 mise en
INTR INT
CAS1 cascade
INTA INTA
CAS2 de plusieurs
GND SP/EN 8259
Remarque : si le nombre de demandes d’interruptions est supérieur à 8, on peut placer

plusieurs 8259 en cascade :
IR0
8259 IR1
esclave IR2
IR3
INT
IR4
8259 IR0
maître IR5
IR1
IR6
IR2
INTR INT IR7
IR3 SP/EN entrées de
INTA INTA IR4 demandes
IR5 d'interruptions
IR6
IR7 IR0
8259 IR1
esclave IR2
IR3
INT
IR4
IR5
CAS0, CAS1, CAS2 IR6
IR7
SP/EN

Annexe
Jeu d’instructions du 8086
Transfert de données :
Général
MOV Déplacement d’un octet ou d’un mot
PUSH Ecriture d’un mot au sommet de la pile
POP Lecture d’un mot au sommet de la pile
XCHG Echange d’octets ou de mots
XLAT ou Traduction d’un octet à l’aide d’une table
XLATB
Entrées/Sorties
IN Lecture d’un port d’E/S
OUT Ecriture d’un port d’E/S
Transfert d’adresses
LEA Chargement d’une adresse effective
LDS Chargement d’un pointeur utilisant DS
LES Chargement d’un pointeur utilisant ES
Transfert des flags
LAHF Transfert des 5 flags bas dans AH
SAHF Transfert de AH dans les 5 flags bas
PUSHF Sauvegarde des flags sur la pile
POPF Restauration des flags à partir de la pile
Instructions arithmétiques :
Addition
ADD Addition d’octets ou de mots
ADC Addition d’octets ou de mots avec retenue
INC Incrémentation de 1 d’un octet ou d’un mot
AAA Ajustement ASCII de l’addition
DAA Ajustement décimal de l’addition

78 Annexe - Jeu d’instructions du 8086
Soustraction
SUB Soustraction d’octets ou de mots
SBB Soustraction d’octets ou de mots avec retenue
DEC Décrémentation de 1 d’un octet ou d’un mot
NEG Complémentation à 2 d’un octet ou d’un mot (change-
ment de signe)
CMP Comparaison d’octets ou de mots
AAS Ajustement ASCII de la soustraction
DAS Ajustement décimal de la soustraction
Multiplication
MUL Multiplication non signée d’octets ou de mots
IMUL Multiplication signée d’octets ou de mots
AAM Ajustement ASCII de la multiplication
Division
DIV Division non signée d’octets ou de mots
IDIV Division signée d’octets ou de mots
AAD Ajustement ASCII de la division
CBW Conversion d’octet en mot
CWD Conversion de mot en double mot
Instructions logiques :
Logique
NOT Complément à 1 d’un octet ou d’un mot
AND ET logique de deux octets ou de deux mots
OR OU logique de deux octets ou de deux mots
XOR OU exclusif logique de deux octets ou de deux mots
TEST Comparaison, à l’aide d’un ET, d’octets ou de mots
Décalages
SHL/SAL Décalage à gauche arithmétique ou logique (octet ou
mot)
SHR Décalage logique à droite d’un octet ou d’un mot
SAR Décalage arithmétique à droite d’un octet ou d’un mot
Rotations
ROL Rotation à gauche d’un octet ou d’un mot)
ROR Rotation à droite d’un octet ou d’un mot
RCL Rotation à gauche incluant CF (octet ou mot)
RCR Rotation à droite incluant CF (octet ou mot)

79
Instructions sur les chaı̂nes de caractères :
Préfixes
REP Répétition tant que CX n’est pas nul
REPE ou REPZ Répétition tant qu’il y a égalité et que CX n’est pas nul
REPNE ou Répétition tant qu’il n’y a pas égalité et que CX n’est
REPNZ pas nul
Instructions
MOVS ou Déplacement de blocs d’octets ou de mots
MOVSB/MOVSW
CMPS ou Comparaison de blocs d’octets ou de mots
CMPSB/CMPSW
SCAS ou Exploration d’un bloc d’octets ou de mots
SCASB/SCASW
LODS ou Tranfert d’un octet ou d’un mot dans AL ou AX
LODSB/LODSW
STOS ou Chargement d’un bloc d’octets ou de mots par AL ou
STOSB/STOSW AX
Instructions de branchements :
Branchements inconditionnels
CALL Appel de procédure
RET Retour d’une procédure
JMP Saut inconditionnel
Contrôles d’itérations
LOOP Bouclage tant que CX = 0
LOOPE ou Bouclage tant que CX = 0 et ZF = 1 (égalité)
LOOPZ
LOOPNE ou Bouclage tant que CX = 0 et ZF = 0 (inégalité)
LOOPNZ
JCXZ Saut si CX est nul
Interruptions
INT Interruption logicielle
INTO Interruption si OF = 1 (overflow)
IRET Retour d’une interruption

80 Annexe - Jeu d’instructions du 8086
Instructions de branchements conditionnels :
Sauts conditionnels
JA ou JNBE (1) Saut si « supérieur » (si CF + ZF = 0)
JAE ou JNB (1) Saut si « supérieur ou égal » (si CF = 0)
JB ou JNAE (1) Saut si « inférieur » (si CF = 1)
JBE ou JNA (1) Saut si « inférieur ou égal » (si CF + ZF = 1)
JC Saut en cas de retenue (si CF = 1)
JE ou JZ Saut si « égal » ou « nul » (si ZF = 1)
JG ou JNLE (2) Saut si « plus grand » (si (SF ⊕ OF) + ZF = 0)
JGE ou JNL (2) Saut si « plus grand ou égal » (si SF ⊕ OF = 0)
JL ou JNGE (2) Saut si « plus petit » (si SF ⊕ OF = 1)
JLE ou JNG (2) Saut si « plus petit ou égal » (si (SF ⊕ OF) + ZF = 1)
JNC Saut si « pas de retenue » (si CF = 0)
JNE ou JNZ Saut si « non égal » ou « non nul » (si (ZF = 0)
JNO Saut si « pas de dépassement » (si OF = 0)
JNP ou JPO Saut si « parité impaire » (si PF = 0)
JNS Saut si « signe positif » (si SF = 0)
JO Saut si « dépassement » (si OF = 1)
JP ou JPE Saut si « parité paire » (si PF = 1)
JS Saut si « signe négatif » (si SF = 1)
(1)
concerne des nombres non signés.
(2)
concerne des nombres signés.
Instructions de contrôle du 8086 :
Opérations sur les flags

STC Met le flag de retenue à 1
CLC Efface le flag de retenue
CMC Inverse l’état du flag de retenue
STD Met le flag de direction à 1 (décrémentation)
CLD Met le flag de direction à 0 (incrémentation)
STI Autorise les interruptions sur INTR
CLI Interdit les interruptions sur INTR
Synchronisation avec l’extérieur
HLT Arrêt du microprocesseur (sortie de cet état par inter-
ruption ou reset)
WAIT Attente tant que TEST n’est pas à 0
ESC Préfixe = instruction destinée à un coprocesseur
LOCK Préfixe = réservation du bus pour l’instruction
Pas d’opération
NOP Pas d’opération

Bibliographie
[1] P. André. La liaison RS232. Dunod, Paris, 1998.

[2] T.C. Bartee. Digital Computer Fundamentals. McGraw-Hill, Tokyo, 1981.
[3] J. Campbell. L’interface RS-232. Sybex, Paris, 1984.
[4] B. Fabrot. Assembleur pratique. Marabout Informatique, Alleur, Belgique, 1996.
[5] A.B. Fontaine. Le microprocesseur 16 bits 8086/8088 – Matériel, logiciel, système
d’exploitation. Masson, Paris, 1988.
[6] B. Geoffrion. 8086 - 8088 – Programmation en langage assembleur. Editions
Radio, Paris, 1986.
[7] J.P. Hayes. Computer Architecture and Organization. McGraw-Hill, Tokyo, 1982.
[8] S. Leibson. Manuel des interfaces. McGraw-Hill, Paris, 1984.
[9] H. Lilen. Introduction à la micro-informatique – Du microprocesseur au micro-
ordinateur. Editions Radio, Paris, 1982.
[10] H. Lilen. 8088 et ses périphériques – Les circuits clés des IBM PC et compatibles.
Editions Radio, Paris, 1985.
[11] H. Lilen. 8088 – Assembleur IBM PC et compatibles. Editions Radio, Paris, 1986.
[12] H. Lilen. Cours fondamental des microprocesseurs. Editions Radio, Paris, 1987.
[13] H. Lilen. Microprocesseurs – Du CISC au RISC. Dunod, Paris, 1995.
[14] G.H. MacEwen. Introduction to Computer Systems. McGraw-Hill, Tokyo, 1981.
[15] A. Mariatte. PC, modems et serveurs. P.S.I, Lagny, France, 1986.
[16] P. Mercier. Assembleur facile. Marabout Informatique, Alleur, Belgique, 1989.
[17] P. Mercier. La maı̂trise du MS-DOS et du BIOS – Les interruptions – Organisation
interne. Marabout Informatique, Alleur, Belgique, 1989.
[18] P. Mercier. Les interruptions du MS-DOS. Marabout Informatique, Alleur, Bel-
gique, 1990.
[19] A. Osborne. Initiation aux micro-ordinateurs – Niveau 2. Editions Radio, Paris,
1981.
[20] J.B. Peatman. Microcomputer Based Design. McGraw-Hill, Tokyo, 1981.
[21] E. Pissaloux. Pratique de l’assembleur I80x86 – Cours et exercices. Hermès, Paris,
1994.
[22] H. Schakel. Programmer en assembleur sur PC. Micro Application, Paris, 1995.

82 Bibliographie
[23] C. Tavernier. Modems. ETSF, Paris, 1993.

[24] M. Tischer et B. Jennrich. La bible PC – Programmation système. Micro Appli-
cation, Paris, 1997.
[25] R. Tourki. L’ordinateur PC – Architecture et programmation – Cours et exercices.
Centre de Publication Universitaire, Tunis, 2002.
[26] J. Tracy Kidder. The Soul of a New Machine. Atlantic-Little Brown, U.S.A, 1981.
[27] J.M. Trio. Microprocesseurs 8086-8088 – Architecture et programmation. Eyrolles,
Paris, 1984.
[28] R. Zaks et A. Wolfe. Du composant au système – Introduction aux microproces-
seurs. Sybex, Paris, 1988.

50 Chapitre 5 - La Programmation en Assembleur Du Microprocesseur 8086

Transféré par

Droits d'auteur :

Formats disponibles

50 Chapitre 5 - La Programmation en Assembleur Du Microprocesseur 8086

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

50 Chapitre 5 - La Programmation en Assembleur Du Microprocesseur 8086

Transféré par

Droits d'auteur :

Formats disponibles

50 Chapitre 5 - La programmation en assembleur du microprocesseur 8086

ISET Radès cours de microprocesseur HAGGÈGE, 2003

Les interfaces d’entrées/sorties

environnement périphérique 1 périphérique 2

microprocesseur interface 1 interface 2

Les points d’accès aux interfaces sont appelés ports.

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

Schéma synoptique d’un circuit d’E/S :

6.2 Adressage des ports d’E/S

ISET Radès cours de microprocesseur HAGGÈGE, 2003

6.3 Gestion des ports d’E/S par le 8086

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

ISET Radès cours de microprocesseur HAGGÈGE, 2003

6.4 L’interface parallèle 8255

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

Le 8255 contient 4 registres :

ISET Radès cours de microprocesseur HAGGÈGE, 2003

Structure du registre de commande :

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

Le décodeur d’adresses détermine l’adresse de base du 8255 ; les lignes A1 et A2

Détermination de l’adresse du 8255 :

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

• A2 = 0 et A1 = 0 : adresse du port A = adresse de base + 0 = 300H ;

• A2 = 0 et A1 = 1 : adresse du port B = adresse de base + 2 = 302H ;

• A2 = 1 et A1 = 0 : adresse du port C = adresse de base + 4 = 304H ;

• A2 = 1 et A1 = 1 : adresse du registre de commande = adresse de base + 6 = 306H.

Remarque : le décodage d’adresses étant incomplet, le 8255 apparaı̂t dans plusieurs

ISET Radès cours de microprocesseur HAGGÈGE, 2003

Exemple de programmation : soit le montage suivant :

On veut que la led s’allume lorsqu’on a la combinaison : K0 = 1 et K1 = 0 et K2 = 1.

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

portA equ 300H ; adresses des registres du 8255

mov dx,controle ; initialisation du port A en entrée

boucle : mov dx,portA ; lecture du port A

6.5 L’interface série 8250

Avantage : diminution du nombre de connexions (1 ﬁl pour l’émission, 1 ﬁl pour la

ISET Radès cours de microprocesseur HAGGÈGE, 2003

bit de bit de bits de

durée d'un bit = T

• l’état 1 correspond à une tension négative comprise entre −9 et −15 V, l’état 0 à

registre de données registre à décalage

registre de données registre à décalage

bus de registres de signaux

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

Un circuit intégré d’interface série asynchrone s’appelle un UART : Universal Asynchro-

• 8250 (National Semiconductor) ;

• les équipements terminaux de données (DTE : Data Terminal Equipment) qui

• les équipements de communication de données (DCE : Data Communication

DB9 mâle DB25 mâle

Diﬀérents signaux sont transportés par ces connecteurs :

signal no broche no broche description sens

ISET Radès cours de microprocesseur HAGGÈGE, 2003

Connexion entre DTE et DCE :

Dialogue entre DTE et DCE :

(les signaux de contrôle sont actifs à l’état bas = tension positive)

HAGGÈGE, 2003 cours de microprocesseur ISET Radès

Applications des liaisons séries :

ISET Radès cours de microprocesseur HAGGÈGE, 2003

Mise en œuvre d’une interface série, l’UART 8250 :