Scribd Logo
Importer

Bienvenue sur Scribd !

  • 61 vues

    TP 4 - VHDL

    Transféré par

    Faress Mann
    Le document décrit la conception d'un processeur en VHDL en plusieurs étapes: décodage des instructions, contrôle de l'UAL, logique additionnelle, mémoires synchrones. Il demande de fournir les descriptions VHDL des différentes parties du processeur.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd

    TP 4 - VHDL

    Transféré par

    Faress Mann
    61 vues1 page
    Le document décrit la conception d'un processeur en VHDL en plusieurs étapes: décodage des instructions, contrôle de l'UAL, logique additionnelle, mémoires synchrones. Il demande de fournir les descriptions VHDL des différentes parties du processeur.

    Copyright

    © © All Rights Reserved

    Formats disponibles

    PDF, TXT ou lisez en ligne sur Scribd

    Avez-vous trouvé ce document utile ?

    Ce contenu est-il inapproprié ?

    Le document décrit la conception d'un processeur en VHDL en plusieurs étapes: décodage des instructions, contrôle de l'UAL, logique additionnelle, mémoires synchrones. Il demande de fournir les descriptions VHDL des différentes parties du processeur.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    61 vues1 page

    TP 4 - VHDL

    Transféré par

    Faress Mann
    Le document décrit la conception d'un processeur en VHDL en plusieurs étapes: décodage des instructions, contrôle de l'UAL, logique additionnelle, mémoires synchrones. Il demande de fournir les descriptions VHDL des différentes parties du processeur.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    sur 1

    TP VHDL N° 4 !

    Processeur complet

    Exercice 1. Glue : logique de contrôle et circuits périphériques

    Décodage des instructions


    En remarquant qu’un décodeur n ! n est un identificateur de minterms, proposez une implémentation flot de données de
    ! vers 2
    la logique de contrôle qui procède au décodage des instructions (partie centrale en bleu sur le schéma) en utilisant le décodeur
    générique de la librairie CombinatorialTools

    Contrôle de l’UAL
    Le contrôleur de l’UAL doit générer les signaux Enable_V, slt et sel à partir du code opération du code fonction et de
    UalOp. Donnez une description flot de données de cette logique de contrôle.

    Logique diverse
    Donnez les descriptions flot de données des organes de gestion du signal CPSrc et de l’extension de signe de l’opérande
    immédiat. Donnez la description comportementale strictement combinatoire d’un additionneur 32 bits.

    Mémoires
    Ajoutez un composant mémoire de type SRAM synchrone double ports générique à la librairie SequentialTools. Les
    paramètres génériques concernent la taille du bus d’adresse et la taille du bus de données. Les signaux de ce composant sont
    les suivants :
    • address : bus d’adresse ;
    • data_in : bus de données d’entrée ;
    • data_out : bus de données de sortie ;
    • CS (Chip Select) : à 0, le circuit est connecté et fonctionne en lecture / écriture. A 1, le circuit mémoire est
    désactivé et le bus de sortie est à l’état de haute impédance.
    • WE (Write Enable) : indique si on veut réaliser une écriture (à 0) ou une lecture (à 1) ;
    • OE (Output Enable) : indique si le bus de données doit laisser passer la donnée dans le cas d’une lecture (signal à
    0) ou non (signal à 1) ;
    • CLK (CLocK) : signal d’horloge. Les écritures sont réalisées sur un front montant de CLK.

    Exercice 2. Le processeur proprement dit

    Donnez l’implémentation structurelle du processeur proprement dit à partir des différentes briques créées précédemment.

    Master SIAME – CSM Jacques Jorda

    Vous aimerez peut-être aussi