TP3: Conception Schématique Des Microprocesseurs: Objectif
TP3: Conception Schématique Des Microprocesseurs: Objectif
TP3: Conception Schématique Des Microprocesseurs: Objectif
Objectif :
A. Introduction
La Fig. 1 ci-dessous, présente l’architecture générale d’un microprocesseur constitué des unités
fonctionnelles suivantes :
2) Les registres
Il existe deux types de registres : les registres à usage général, et les registres d'adresses (ou
pointeurs).
B.Siwar Page 1
TP ARCHITECTURE DES ORDINATEURS LEEA3
a. Les registres d’usage général (Registres de travail) sont des mémoires rapides à l'intérieur
du microprocesseur ; ils permettent à l'UAL de manipuler des données à vitesse élevée.
L'adresse d'un registre est associée à son nom (on donne généralement comme nom une
lettre A, B, C…).
b. Les registres d’adresses (pointeurs) sont des registres connectés sur le bus adresses. Ils sont
utilisés pour l’adressage de la mémoire. Citons :
Le compteur programme PC (appelé aussi compteur ordinal) : le microprocesseur utilise ce
registre afin de repérer l’instruction à exécuter à un instant donné. Celui-ci contient toujours
l’adresse de la prochaine instruction à exécuter.
Le pointeur de pile (Stack Pointer SP), pointe toujours le sommet de la pile. La pile est une partie
de la mémoire de données de type LIFO (Last In First Out) utilisée pour sauvegarder l’adresse de
retour d’un sous-programme et/ou des variables utilisateurs.
Les registres pointeurs de données ou d'index : utilisés pour l’adressage indirect de la mémoire
de données.
c. L’unité de contrôle (UC) permet de séquencer le déroulement des instructions, elle effectue
la recherche en mémoire des instructions, le décodage et l’exécution de l’instruction
recherchée et composée essentiellement d’un :
Registre d’instruction (RI), recevant le code de l’instruction à exécuter.
Décodeur d’instruction, permettant de déterminer le type de l’instruction à exécuter.
Bloc logique de contrôle (ou séquenceur) : Il organise toutes les étapes d’exécution des
instructions au rythme d’une horloge et élabore tous les signaux de synchronisation internes et
externes du microprocesseur.
3) Les mémoires
Les mémoires sont des circuits intégrés à grande échelle d’intégration, capables de sauvegarder des
informations binaires de façon permanente ou temporaire. Elles sont liées étroitement aux
microprocesseurs puisqu’elles constituent l’élément de stockage de premier niveau. On distingué
deux type de mémoires :
a. Les mémoires vives (RAM : Random Access Memoy) sont des mémoires volatiles, le
maintien de l’information dépend de la présence de l’alimentation. Toute coupure de
l’alimentation provoque la perte des informations. Elles sont utilisées pour stocker
généralement les données temporaires.
b. Les mémoires mortes (ROM : Read Only Memory) gardent les informations même en
absence d’alimentation. Ces mémoires contiennent des informations figées (souvent des
programmes) et que l’accès ne se fait qu’on lecture seule.
4) Les Bus :
Le microprocesseur échange les informations avec les composants qui lui sont associés (mémoire et
périphériques I/O) au moyen d’un ensemble des lignes de connexions appelés bus. On distingue trois
types de bus véhiculant les informations dans un système de traitement à microprocesseur :
B.Siwar Page 2
TP ARCHITECTURE DES ORDINATEURS LEEA3
B. Manipulation
Concevoir l’UAL 8 bits représentée dans le schéma ci-dessus et ce en utilisant les fonctions LPM issus
du dossier « Mega functions » (ARITHMETIC : LPM_ADD_SUB, LPM_DIVIDE, … GATES : LPM_AND,
LPM_INVERT, …) en se basant sur la table suivante :
ALUCtr Opération
000 Res <= A AND B
001 Res <= NOT A AND B
010 Res <=A OR B
011 Res <=NOT A OR B
100 Res <=A XOR B
101 Res <= NOT A
110 Res <= A+B
111 Res <= A-B
Compiler et réaliser les simulations nécessaires.
B.Siwar Page 3
TP ARCHITECTURE DES ORDINATEURS LEEA3
Concevoir le banc de registres 8 bits avec un entrée synchrone CLK et une entrée asynchrone C en se
basant sur la figure suivante :
B.Siwar Page 4
TP ARCHITECTURE DES ORDINATEURS LEEA3
Exporter le fichier sous format hexadécimal (Fichier – Exporter – Intel Hex 16 bits).
B.Siwar Page 5
TP ARCHITECTURE DES ORDINATEURS LEEA3
Pour les instructions déjà citées, le code opératoire op <= 00, la fonction prend 00 pour l’addition, 01
pour la soustraction et 10 pour la division.
V- Conception finale
B.Siwar Page 6