coursElecNum PDF

Cours d’électronique numérique
Première partie
Les nombres
Chapitre 1
Les
systèmes
de numération George Boole
2 nov. 1815, Lincoln, R.-U.
8 déc. 1864, Ballintemple, Irlande
1.1 La représentation polynomiale

La représentation polynomiale d’un nombre est sa représentation sous la forme sui-
vante :
an−1 bn−1 + an−2 bn−2 + an−3 bn−3 + · · · + a2 b2 + a1 b + a0 + a−1 b−1 + a−2 b−2 +
· · · + a−m b−m
où b est appelée la base.
Si la base 10 nous est familière, d’autres bases existent et les bases les plus utilisées
en informatique sont les bases 10, 2, 8 et 16 appelées respectivement « décimale »,
« binaire », « octale » et « hexadécimale ».
1.2 Le système binaire

1.2.1 Introduction
Le système décimal est malheureusement difficile à adapter aux mécanismes nu-
mériques, car il est difficile de concevoir du matériel électronique fonctionnant sur dix
plages de tensions différentes.
On lui préférera donc le système binaire :
– base B=2 ;
– 2 symboles : ’0’ et ’1’ appelés « éléments binaires » ou « bits » (bit=Binary digIT) ;
5
1.2. Le système binaire
– le système binaire est pondéré par 2 : les poids sont les puissances de 2 ;
Exemple :
26 25 24 23 22 21 20 2−1 2−3 2−3
1 0 1 1 0 0 1 , 0 1 1
– les différentes puissances de 2 sont :

20 21 22 23 24 25 26 27 28 29 210
1 2 4 8 16 32 64 128 256 512 1024
– un ensemble de 8 bits est appelé « octet » (ou byte).
1.2.2 Comptage binaire

On présente les nombres binaires en général avec un nombre fixe de bits, nombre
imposé par les circuits mémoires utilisés pour représenter ces nombres.
Suite des nombres binaires à 4 bits :
Poids : 23 22 21 20 B10 Poids : 23 22 21 20 B10

0 0 0 0 0 1 0 0 0 8
0 0 0 1 1 1 0 0 1 9
0 0 1 0 2 1 0 1 0 10
0 0 1 1 3 1 0 1 1 11
0 1 0 0 4 1 1 0 0 12
0 1 0 1 5 1 1 0 1 13
0 1 1 0 6 1 1 1 0 14
0 1 1 1 7 1 1 1 1 15
Le bit le plus significatif – le bit le plus à gauche – est appelé « bit de poids fort » ou
MSB (Most Significant Bit).
Le bit le moins significatif – le bit le plus à droite – est appelé « bit de poids faible »
ou LSB (Less Significant Bit).
Si on utilise N bits, on peut représenter 2N valeurs différentes de 20 à 2N −1
Exemple :
N = 8 : 00000000 → 11111111 ↔ 255
Remarque :
Comme l’on traite souvent en micro-informatique de nombres à 8 ou 16 éléments bi-
naires (e.b.), on se sert des systèmes :
– octal : à base 8 ;
– hexadécimal : à base 16.
6 Cours d’électronique numérique

c 2002 Camille DIOU
Chapitre 1 : Les systèmes de numération
1.3 Le système octal

– base B=8 ;
– 8 symboles : ’0’, ’1’, ’2’, ’3’, ’4’, ’5’, ’6’, ’7’ ;
L’intérêt de ce système est que la base 8 est une puissance de 2 (8 = 23 ), donc les
poids sont aussi des puissances de 2.
Chaque symbole de la base 8 est exprimé sur 3 e.b. : (ai )8 = bi2 bi1 bi0
Exemple :
(52, 3)8 = 101 010, 011
1.4 Le système hexadécimal

– base B=16 ;
– 15 symboles : ’0’, ’1’, ’2’, . . . , ’9’, ’A’, ’B’, ’C’, ’D’, ’E’, ’F’ appelés « digits » ;
– chaque symbole est exprimé en binaire sur 4 bits ;
Exemple :
(F 3D, 2)16 = 1111 0111 1101, 0010
1.5 Conversion d’un système de numération à un autre
1.5.1 Base B vers base 10

(an . . . a0 )B = an B −n + · · · + a0 B 0 = (a0m . . . a00 )10
Exemple :
(1001, 1)2 = 1.23 + 0.22 + 0.21 + 1.20 + 1.2−1 = 8 + 0 + 0 + 1 + 0, 5 = 9, 5
(A12)16 = A.162 + 1.161 + 2.160 = 2560 + 16 + 2 = 2578
1.5.2 Base 10 vers base B

A Première méthode
Elle consiste à soustraire successivement la plus grande puissance de B

c 2002 Camille DIOU Cours d’électronique numérique 7
1.5. Conversion d’un système de numération à un autre
Exemple :

100 = 1.26 + 36 
36 = 1.25 + 4 → (100)10 = (1100100)2
4 = 1.22 + 0 
B Deuxième méthode
Elle consiste à diviser par B autant de fois que cela est nécessaire pour obtenir un
quotient nul. Ensuite on écrit les restes dans l’ordre inverse de celui dans lequel ils ont
été obtenus.
Pour la partie fractionnaire on multiplie par B (résultat nul ou selon la précision
demandée)
Exemple :
(20, 4)10 = (?)2
Partie entière : Partie fractionnaire :
0, 4 ×
20 2
2
0 10 2
0 0, 8 → 0, 8 ×
0 5 2
2
1 2 2
1 1, 6 → 0, 6 ×
0 1 2
2
1 0
1 1, 2
Le résultat est donc 10100,0110.
1.5.3 Base 2n vers base 2

Chaque symbole de la base B = 2n peut être représenté par n e.b.
Exemple :
(3A9)16 = (0011 1010 1001)2
(742, 5)8 = (111 100 010, 101)2
1.5.4 Base 2 vers base 2n

Il suffit de regrouper les e.b. par paquets de n e.b.

c 2002 Camille DIOU
Chapitre 1 : Les systèmes de numération
Exemple :
(1011011)2 = (|{z}
001 |{z}
011 |{z}
011 )2 = (133)8
1 3 3
= (0101
| {z } 1011
|{z })2 = (5B)16
5 B
1.5.5 Base i vers base j

– si i et j sont des puissances de 2, on utilise la base 2 comme relais ;
Exemple :
base 8 → base 2 → base 16
– sinon, on utilise la base 10 comme relais.
Exemple :
base 5 → base 10 → base 2

1.5. Conversion d’un système de numération à un autre

c 2002 Camille DIOU
Chapitre 2
Codage des
nombres dans les
machines numériques Blaise Pascal
19 juin 1623, Clermont, France
19 août 1662, Paris, France
Les systèmes logiques sont constitués de mécanismes qui ne permettent de noter que
2 états : ’0’ ou ’1’. Une mémoire élémentaire est donc une unité contenant ’0’ ou ’1’.
Plusieurs de ces unités sont assemblées pour représenter un nombre binaire.
Exemple :
mémoire 8 bits :
Ces mémoires sont indissociables et l’ordre d’assemblage donne le poids de chaque

bit.
2.1 Représentation des nombres entiers positifs
Les nombres sont représentés en binaire sur n bits : n = nombre d’unités mémoires
(n = 8, 16, 32, 64, . . .)
On peut représenter des nombres allant de 0 à 2n−1 .
11
2.2. Représentation binaire des entiers signés
2.2 Représentation binaire des entiers signés
Traditionnellement on met un signe − pour représenter les nombres négatifs. Mais

les systèmes logiques ne permettent de présenter qu’un des deux symboles ’0’ et ’1’, il
faut chercher une convention pour remplacer le −.
2.2.1 Représentation module et signe

Solution la plus simple : on ajoute un e.b. à gauche du module pour le signe. Ainsi,
un nombre commençant
par un ’0’ sera positif, alors qu’un nombre commençant par un
0↔+
’1’ sera négatif :
1↔−
Exemple :
avec 4 e.b. Les valeurs vont de −7 à +7
Signe Module Valeur Signe Module Valeur
1 111 -7 0 111 7
1 110 -6 0 110 6
1 101 -5 0 101 5
1 100 -4 0 100 4
1 011 -3 0 011 3
1 010 -2 0 010 2
1 001 -1 0 001 1
1 000 0 0 000 0
Problème : on a ici deux représentations différentes pour le zéro : ’00...0’ et ’10...0’.
2.2.2 Représentation en complément restreint (complément à 1)

−A = A : pour prendre l’inverse d’un nombre, il suffit de le complémenter (inver-
sion detous ses bits). Comme dans le cas précédent, la nature du premier bit donnera le
0↔+
signe :
1↔−
Exemple :

+5 → 0101
avec 4 e.b. :
−5 → 1010
Problème : de nouveau, on a deux représentations différentes pour le zéro.

c 2002 Camille DIOU
Chapitre 2 : Codage des nombres dans les machines numériques
2.2.3 Représentation en complément vrai (complément à 2)

C’est
la représentation la plus utilisée. Le bit le plus à gauche est encore le bit de
0↔+
signe :
1↔−
−A = A+1
A = an−1 an−2 · · · a0 (on complémente chaque coefficient)
A+A = 1 1 ... 1
1+A+A = 1 ← 0| 0 {z
. . . 0} (car on représente sur n bits seulement)
0
⇒ −A = A + 1 est appelé compément à 2

Remarque :
– pour passer d’une valeur négative à une valeur positive, on applique aussi le
complément à 2 ;
– une seule représentation pour le zéro ;
– avec des mots de n e.b., on obtient 2n valeurs différentes, de 0 à 2n−1 − 1 pour
les valeurs positives, et de −1 à −2n−1 pour les valeurs négatives ;
Exemple :

nb > 0 de 0 à 127
n=8⇒
nb < 0 de − 1 à − 128
– nb ≥ 0 → bit de signe = 0 nb < 0 → bit de signe = 1

– pour représenter un nombre positif sur une mémoire de taille donnée, on complète les
cases vides de gauche par des 0 ; pour représenter un nombre négatif sur une mémoire de
taille donnée, on complète les cases vides de gauche par des 1 ;
Exemple :
+13 sur 8 bits : 00001101, -13 sur 8 bits : 11110011
2.3 Représentation des nombres réels dans un calculateur
Dans un calculateur, un nombre est toujours écrit sous forme d’1 bloc de n e.b.
(considéré comme un entier N ).
Pour représenter les nombres fractionnaires il est nécessaire de définir la position de
la virgule : pour ce faire, il existe deux méthodes.

2.3. Représentation des nombres réels dans un calculateur
2.3.1 La représentation en virgule fixe

On décide que la virgule est toujours à une position donnée (un entier peut être
représentatif d’un nombre fractionnaire si on connaît la place de la virgule).
Exemple :
Virgule au rang K (K chiffres après la virgule) :
La valeur N écrite en mémoire aura les poids suivants :
N = 2N −1−K · · · 20 2−1 2−K 0 ≤ N ≤ (2n − 1)2−K
Virgule au rang 0 :
N = 2N −1 · · · 20 0 ≤ N ≤ 2N − 1
Inconvénient de la méthode :
– problème de gestion de la virgule notamment dans les multiplications (pour les
additions et soustractions pas de problème, la position de la virgule ne change
pas) ;
– limitation de la taille de la partie entière et de la partie décimale
Exemple :
– utilisation limitée lorsqu’on traite des données de grandeurs différentes, car on

doit prendre un grand nombre de bit de part et d’autre de la virgule pour pouvoir
représenter des grandeurs très faible et des grandeurs très importantes.
2.3.2 La représentation en virgule flottante

Le nombre N est représenté sous la forme : exposant mantisse
1ère approche
Soit N = a3 a2 a1 a0 , a−1 a−2 a−3 : N peut se noter : (a6 a5 a4 a3 a2 a1 a0 ).2−3

exposant = −3
⇒
mantisse = a6 a5 a4 a3 a2 a1 a0
Les valeurs de la mantisse et l’exposant seront notés en complément à 2 en mémoire
du calculateur

c 2002 Camille DIOU
Exemple :
Soit la mémoire de taille suivante :
4 bits 12 bits
exposant mantisse
Coder la valeur 26,75 en virgule flottante.
(26, 75)10 = (11010, 110)2
−3 exposant = −3
(11010, 11)2 = (11010110).2 →
mantisse = 11010110
1101 0000011010110
| {z }| {z }
exp=−3 mantisse=214
26, 75 = 214.2−3
2ème approche
Méthode inverse → on considère que le bit le plus à gauche de la mantisse à pour
poids 2−1 .
Soit : N = a3 a2 a1 a0 , a−1 a−2 a−3
24
N peut aussi se noter (0, a−1 a−2 a−3 a−4 a−5 a−6 a−7 ). |{z}
| {z }
mantisse exp
Exemple :
Même exemple que précédemment :
(26, 75)10 = (11010, 110)2 −→ (0, 11010110).25 0101 110101100000
Remarque :
Les ordinateurs utilisent cette représentation avec 32 bits pour la mantisse et 8 bits pour
l’exposant. En général, on utilise la représentation inverse, avec le bit le plus à gauche
= 1, soit une mantisse normalisée ⇒ 0, 5 ≤ M < 1
2.4 Arithmétique binaire
2.4.1 Addition
L’addition en binaire se fait avec les mêmes règles qu’en décimal : on commence à
additionner les bits de poids faibles puis on a des retenues lorsque la somme de deux bits
de même poids dépasse la valeur de l’unité la plus grande (dans le cas du binaire : 1).
Cette retenue est reportée sur le bit de poids plus fort suivant.
La table d’addition binaire est la suivante :

2.4. Arithmétique binaire
A B C retenue (carry)
0 + 0 = 0 0
0 + 1 = 1 0
1 + 0 = 1 0
1 + 1 = 0 1
Exemple :
Addition des nombres de 4 bits :
0 0 1 1 (+3) 0 1 1 1 , 1 1 7,75
+ 1 0 1 0 + (-6) + 0 1 0 1 , 0 1 + 5,25
= 1 1 0 1 = -3 = 1 1 0 1 , 0 0 = -3,00
La retenue de la deuxième opération indique un dépassement de capacité (overflow) :
le bit de signe est à 1 alors qu’il aurait dû être à 0 (addition de deux nombres positifs).
2.4.2 Soustraction
Dans la soustraction binaire, on procède comme en décimal. Quand la quantité à
soustraire est supérieure à la quantité dont on soustrait, on emprunte 1 au voisin de
gauche.
En binaire, ce 1 ajoute 2 à la quantité dont on soustrait, tandis qu’en décimal il ajoute
10.
La table de soustraction binaire est la suivante :
A B C retenue (borrow)
0 - 0 = 0 0
0 - 1 = 1 1
1 - 0 = 1 0
1 - 1 = 0 0
Exemple :
1 0 1 , 0 5 0 0 0 1 1 3
- 0 1 1 , 1 - 3,5 - 0 1 1 0 0 - 12
1 ← 0 0 1 , 1 1,5 1 ← 1 0 1 1 1 -9
Remarque :
On peut utiliser le complément à 2 de la valeur à soustraire puis on additionne. Cela se
passe de cette manière dans les calculateurs.

c 2002 Camille DIOU
Exemple :
7: 0 0 1 1 1 0 0 1 1 1
7−2: 2: 0 0 0 1 0 + 1 1 1 1 0
-2 : 1 1 1 1 0 1 ← 0 0 1 0 1
On ne tient pas compte de la retenue.
2.4.3 Multiplication
La table de multiplication en binaire est très simple :
A B C
0 x 0 = 0
0 x 1 = 0
1 x 0 = 0
1 x 1 = 1
La multiplication se fait en formant un produit partiel pour chaque digit du multi-

plieur (seul les bits non nuls donneront un résultat non nul). Lorsque le bit du multi-
plieur est nul, le produit partiel est nul, lorsqu’il vaut un, le produit partiel est constitué
du multiplicande décalé du nombre de positions égal au poids du bit du multiplieur.
Exemple :
0 1 0 1 multiplicande 5
× 0 0 1 0 multiplieur × 2
0 0 0 0
0 1 0 1 =
0 0 0 0 = =
0 1 0 1 0 = 10
Remarque :
La multiplication binaire par 2N , se résume à un décalage de N bits vers la gauche. On
introduira donc à droite N zéro.
Exemple :
8 × 4 sur 8 bits :
0 0 0 0 1 0 0 0 =⇒ 0 0 1 0 0 0 0 0 ←0
−16 × 4 sur 8 bits :

1 1 1 1 0 0 0 0 =⇒ 1 1 0 0 0 0 0 0 ←0
2.4.4 Division
La table de division binaire est la suivante :

2.4. Arithmétique binaire
A B C
0 / 0 = impossible
0 / 1 = 0
1 / 0 = impossible
1 / 1 = 1
La division binaire s’effectue à l’aide de soustractions et de décalages, comme la

division décimale, sauf que les digits du quotient ne peuvent être que 1 ou 0. Le bit du
quotient est 1 si on peut soustraire le diviseur, sinon il est 0.
Exemple :
Division du nombre (10010000111)2 par (1011)2 = (1101001)2 reste (100)2 ,
c’est-à-dire 1159/11 = 105, reste 4.
1 0 0 1 0 0 0 0 1 1 1 1 0 1 1
- 1 0 1 1 0 1 1 0 1 0 0 1
0 1 1 1 0
- 1 0 1 1
0 0 1 1 0 0
- 1 0 1 1
0 0 0 1 1 1 1
- 1 0 1 1
0 1 0 0
Remarque :
La division binaire par 2N , se résume à un décalage de N bits vers la droite. En arith-
métique signée, il faut penser à recopier à gauche le bit de signe autant de fois que
nécessaire.
Exemple :
8/4 sur 8 bits :
0 0 0 0 1 0 0 0 =⇒ 0→ 0 0 0 0 0 0 1 0
−16/4 sur 8 bits :

1 1 1 1 0 0 0 0 =⇒ 1→ 1 1 1 1 1 1 0 0

c 2002 Camille DIOU
Chapitre 3
Les
codes
numériques Howard Hathaway Aiken
9 mars 1900, Hoboken, E.-U.
14 mars 1973, St Louis, E.-U.
Codage : opération qui établit une correspondance entre un ensemble source

(nombre, caractère, symbole) vers un ensemble but contenant des combinaisons de 0
et de 1.
3.1 Codes numériques pondérés

3.1.1 Code binaire pur
→ code pondéré par des puissances de 2.
Utilisé en arithmétique binaire.
Ses dérivées sont le code octal et le code hexadécimal.
3.1.2 Code DCB (Décimal Codé Binaire)

→ chaque chiffre décimal (0, 1, . . . , 9) est codé en binaire avec 4 e.b.
Code pondéré avec les poids 1, 2, 4, 8, 10, 20, 40, 80, 100, . . .
Plus facile pour coder des grands nombre, il est surtout utilisé pour l’affichage des
nombres.
Remarque :
Ne pas confondre DCB et code binaire pur : quand on code selon le code binaire pur on
prend le nombre dans son intégralité et on le convertit ; par contre, quand on code en
19
3.1. Codes numériques pondérés
DCB on code chaque chiffre indépendamment les uns des autres.
Exemple :
(137)10 = (010001001)2
= (001011111)DCB
3.1.3 Code binaire de Aiken

Pondéré par 2421, c’est un code autocomplémentaire. (les représentations de 2
chiffres dont la somme est 2 sont complémentaires l’une de l’autre.
Il peut être constitué par les règles suivantes :
– de 0 à 4 on code en binaire pur ;
– de 5 à 9 on ajoute 6 et on code en binaire pur. (c.à.d. 5 → 5+6 = 11, 6 → 6+6 =
12, . . .)
Exemple :
décimal Aiken décimal Aiken
2 4 2 1 2 4 2 1
0 0 0 0 0 5 1 0 1 1
1 0 0 0 1 6 1 1 0 0
2 0 0 1 0 7 1 1 0 1
3 0 0 1 1 8 1 1 1 0
4 0 1 0 0 9 1 1 1 1
Ce code est utilisé dans certains calculateurs pour effectuer des soustractions par
additions de la forme complémentaire.
3.1.4 Les codes biquinaires

C’est un code composé d’un groupe de n bits (en général 5) dont un seul parmi n
progresse à la fois, et d’un groupe de m bits (1 à 2) assurant la distinction entre n > 5 et
n ≥ 5.
Exemple :
décimal S O 4 3 2 1 0 décimal S O 4 3 2 1 0
0 0 1 0 0 0 0 1 5 1 0 1 0 0 0 1
1 0 1 0 0 0 1 0 6 1 0 1 0 0 1 0
2 0 1 0 0 1 0 0 7 1 0 1 0 1 0 0
3 0 1 0 1 0 0 0 8 1 0 1 1 0 0 0
4 0 1 1 0 0 0 0 9 1 0 1 0 0 0 0
Chaque combinaison a un nombre pair de 1 : sécurité de transmission.

Ce code est utilisé dans les calculatrices.

c 2002 Camille DIOU
Chapitre 3 : Les codes numériques
3.2 Codes numériques non pondérés

3.2.1 Code majoré de trois (excédant de neuf)
On prend chaque chiffre décimal +3, puis on convertit en binaire. On a parfois re-
cours à ce code en raison de la facilité avec laquelle on peut faire certains calculs arith-
métiques.
Exemple :
(48)10 4 8
+3 +3
7 11
↓ ↓
0111 1011
3.2.2 Code de Gray (binaire réfléchi)

Un seul bit change entre deux nombres consécutifs (notion d’adjacence).
Exemple :
Décimal Gray
0 0 0 0 0
1 0 0 0 1
2 0 0 1 1
3 0 0 1 0
4 0 1 1 0
5 0 1 1 1
6 0 1 0 1
7 0 1 0 0
8 1 1 0 0
9 1 1 0 1
10 1 1 1 1
11 1 1 1 0
12 1 0 1 0
13 1 0 1 1
14 1 0 0 1
15 1 0 0 0
16 0 0 0 0
Le code présente 4 symétries miroir. Il est cyclique : il se referme sur lui-même.
Ce code est utilisé dans les tableaux de Karnaugh (c.f. section ?? page ??), dans des
circuits d’entrée/sortie, et dans certains convertisseurs analogique/numérique.
Il ne convient pas pour l’arithmétique binaire.
3.3 Codes détecteurs d’erreurs et autocorrecteurs

Ces codes sont utilisés pour contrôler la transmission des données.

3.3. Codes détecteurs d’erreurs et autocorrecteurs
Souvent, on utilise un nombre de bits supérieur à celui strictement nécessaire pour

coder l’information elle-même.
3.3.1 Codes biquinaires

c.f. section ?? page ??.
3.3.2 Les codes P parmi n

Ce sont des codes autovérificateurs (détecteurs d’erreurs mais pas autocorrecteurs).
Ces codes possèdent n e.b. dont P sont à 1 ; la position des « 1 » permet de reconnaître
un élément codé.
Exemple :
Pour transmettre l’information numérique dans les centraux téléphoniques (cross
bar), on utilise un code 2 parmi 5 (ou code 74210) pour représenter les chiffres déci-
maux.
Il existe 10 combinaisons :
Décimal 2 parmi 5
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 1 0 0 0 1
8 1 0 0 1 0
9 1 0 1 0 0
0 1 1 0 0 0
3.3.3 Les codes à contrôle de parité

Dans ces codes, on ajoute un e.b. de sorte que l’ensemble des bits à transmettre (ou
le mot) ait un nombre pair (parité paire) ou impaire (parité impaire) de « 1 ».
Exemple :
0101 −→ 0 0101
0111 −→ 1 0111
Remarque :
Dans l’application de la méthode de la parité, l’émetteur et le récepteur se mettent d’ac-
cord à l’avance sur la parité à surveiller (paire ou impaire).
Remarque :
Pour détecter la place d’un e.b. faux, il faut coder dans 2 dimensions selon les lignes et
les colonnes.

c 2002 Camille DIOU
Chapitre 3 : Les codes numériques
Exemple :
0 1 0 0 1
0 1 0 0 1
→ 1 0 0 0 0
1 0 0 1 0
0 0 0 1 1
0 0 0 1 1 Transmission
−−−−−−−−−−→ 1 1 1 0 1
1 1 1 0 1
0 0 1 0 1
0 0 1 0 1
↑
Ce code détecte les erreurs simples à condition que l’e.b. de parité ne soit pas erroné.
3.3.4 Code de Hamming

Ce code est utilisé dans les transmissions de données. Il localise et corrige les chiffres
erronnés (en ajoutant des e.b. supplémentaires aux e.b. de l’information).
Le nombre binaire d’information effective est : N = ABCD = 4
Le nombre binaire d’information transmise est : N = abcdef g = 7
avec a = A⊕B⊕C ⊕D
b= A⊕C ⊕D
c= A
d= B⊕C ⊕D
e= B
f= C
g= D
3.4 Les codes alphanumériques

Ils servent à coder des chiffres, des lettres, des signes de ponctuations et des carac-
tères spéciaux (26 caractères minuscules, 26 caractères majuscules, 7 signes, 20 à 40
caractères spéciaux comme +,|,6=,%,...)
3.4.1 Le code ASCII (American Standard Code for Information Inter-

change)
C’est le plus répandu. On le retrouve pratiquement dans tous les ordinateurs et leurs
organes périphériques, pour leurs dialogues et la représentation des textes en mémoire.
Chaque symbole (caractère d’imprimerie) est codé par 7 e.b. (un 8ème e.b. peut servir
de parité) : 27 = 128 combinaisons différentes.

3.4. Les codes alphanumériques

c 2002 Camille DIOU
Deuxième partie
La logique combinatoire
25
Chapitre 4
Fonctions et
opérateurs
logiques Augustus De Morgan
27 juin 1806, Madura, Indes
18 mars 1871, Londres, R.-U.
4.1 Introduction
Les sytèmes logiques fonctionnent en mode binaire −→ les variables d’entrée et de

sortie ne prennent que deux valeurs : « 0 » ou « 1 ». Ces valeurs (états) « 0 » et « 1 »
correspondent à des plages définies à l’avance.
Exemple :
Technologie électrique TTL : Technologie pneumatique :
«1» ↔ 2,4 à 5 V « 1 » ↔ présence de pression
«0» ↔ 0 à 0,8 V « 0 » ↔ abscence de pression
Les valeurs « 0 » et « 1 » ne représentent ps des nombres réels mais plutôt l’état

d’une variable (logique) −→ on les appelle donc « niveaux logiques ».
Convention des synonymes des « 0 » et « 1 » :
Ces deux valeurs peuvent être nommées de différentes façons :
27
4.2. Variables logiques (binaires)
Niv. log. « 0 » Niv. log. « 1 »

Faux Vrai
Ouvert Fermé
Arrêt Marche
Bas Haut
Non Oui
On définit deux types de logiques :
Logique positive : Logique négative :

– niveau haut −→ état logique « 1 » – niveau haut −→ état logique « 0 » (0
(+5 V) V)
– niveau bas −→ état logique « 0 » (0 – niveau bas −→ état logique « 1 » (+5
V) V)
La logique binaire basée sur l’algèbre de Boole permet de décrire dans un modèle
mathématique les manipulations et traitement des informations binaires, et d’analyser
les sytèmes numériques.
Il existe 3 fonctions élémentaires dans l’algèbre de Boole :

– addition logique : appelée OU, symbolisée par un plus : + ;
– multiplication logique : appelée ET, symbolisée par un point : . ;
– complémentation : appelée NON, symbolisée par un surlignement :
−→ tout circuit numérique peut être défini à l’aide d’une fonction logique (expres-
sion logique) qui représente la variable de la sortie en fonction des variables d’entrée.
4.2 Variables logiques (binaires)

Ce sont des variables ne pouvant prendre que deux valeurs distinctes : « 0 » ou « 1 ».
Une variable binaire peut représenter n’importe quel dispositif binaire (contact,
lampe, électrovanne,...)
Convention :
Tout appareil est schématisé à l’état de repos.

Dans tous les cas, l’action sur un appareil sera notée a, b, ... et la non action a, b, ...
Exemple :
Bouton poussoir −→ contact repos et contact travail.
1er cas : schéma d’un contact ouvert au repos dit « contact travail ».
2è cas : schéma d’un contact fermé au repos dit « contact repos ».

c 2002 Camille DIOU
Chapitre 4 : Fonctions et opérateurs logiques
Exemple :
Relais : c’est un interrupteur opérant de façon électromagnétique ; lorsqu’un courant
approprié passe dans le charbon, une force magnétique déplace les armatures impo-
sant l’ouverture ou la fermeture des contacts. Il est présenté dans sa position non
alimentéee (au repos).

Ils peuvent être fermés ou ouverts au repos.
Charbon
A B C
Symbole d’un relais double
normalement ouvert et fermé T = (A+B).C
4.3 Opérateurs logiques élémentaires

Les fonctions logiques sont conçues à partir d’un groupe d’opérateurs élémentaires
appelés « portes ».
Chaque opérateur est représenté par un symbole et sa fonction est définie par une
table de vérité.
4.3.1 NON (NOT)
1 A A
0 1
1 0
4.3.2 ET (AND)
& A B X Propriétés du ET :
0 0 0
0 1 0 x.1 = x x.x = 0
1 0 0 x.0 = 0 x.x = x
1 1 1
Élément neutre : 1
Élément absorbant : 0
4.3.3 OU (OR)

4.4. Description des circuits logiques
1 A B X Propriétés du OU :
0 0 0
0 1 1 x+1=1 x+x=1
1 0 1 x+0=x x+x=x
1 1 1
Élément neutre : 0
Élément absorbant : 1
4.3.4 NON-OU (NOR)
1 S=A+B
4.3.5 NON-ET (NAND)
& S=A.B
4.3.6 OU exclusif (XOR)
1 S=A⊕B
4.3.7 Coïncidence : NON-OU exclusif (XNOR)
S=A⊕B
4.4 Description des circuits logiques

Tout circuit logique peut être décrit par des fonctions logiques et/ou une table de
vérité, et être réalisé à partir des opérateurs logiques élémentaires.
4.4.1 Table de vérité

La table de vérité nous fait connaître la réaction d’un circuit logique aux diverses
combinaisons de niveaux logiques appliquées à ses entrées.

c 2002 Camille DIOU
Exemple :
A X
A B C X Y B
0 0 0 ? ? Y
.. .. .. C
. . .
1 1 1 ? ?
Exemple :
Donner
la table de vérité d’un circuit à 3 entrées A,B,C et 2 sorties X,Y tel que :
X=1 si les 3 entrées ont le même niveau
Y=1 si A=B
4.4.2 Logigramme
Un logigramme est un schéma illustrant l’expression d’une fonction logique sans
tenir compte des constituants technologiques.
Exemple :
A
B X
C
X=A.B+C −→
Remarque :
Notation : Par convention, une entrée ou une sortie d’opérateur logique active à un
niveau haut sera notée a, b, sel, etc.
Une entrée ou une sortie d’opérateur logique active à un niveau bas sera notée c,
d, MEM, etc.
4.5 Universalité des portes NON-ET et NON-OU
Théorème de De Morgan :
1. Le complément d’un produit est égal à la somme des com-
pléments des termes du produit : S = a.b = a + b
2. Le complément d’une somme est égal au produit des com-
pléments des termes de la somme : S = a+b = a.b
Le théorème de De Morgan et ses conséquences est :

– très utile pour simplifier des expressions ;

4.5. Universalité des portes NON-ET et NON-OU
– valable également si a ou b sont des expressions contenant plusieurs variables
Exemple :
(A .B + C) = (A.B).C = A. B .C
– conséquences :
1. une porte NON-OU est une porte ET avec ses entrées inversées :
2. une porte NON-ET est une porte OU avec ses entrées inversées :
Universalité des portes NON-ET et des portes NON-OU :

Toutes les portes logiques élémentaires (ET, OU, NON) peuvent
être réalisées avec des portes NON-OU ou NON-ET.
4.5.1 Universalité des portes NON-OU

a
a+b
a
a b
a+a b a+b
NON : ET : OU :
4.5.2 Universalité des portes NON-ET

a
a.b
a a
b
a.a b a.b
NON : OU : ET :
Exemple :
Réaliser la fonction X=AB+CD à l’aide du CI (circuit intégré) suivant :
14 13 12 11 10 9 8
VCC
& 3
7400 :
& 6
1 2 3 4 5 6 7 & 8
A AB
B & 11
X
C
D CD

c 2002 Camille DIOU
Remarque :
– la même approche peut etre faite pour les portes OU exclusif ;
– les opérateurs NAND, NOR, OU exclusif, ainsi que le groupe d’opérateurs (ET,
OU, NON) sont appelés des « opérateurs complets » puisqu’ils peuvent réaliser
seuls toutes les opérations logiques.
4.5.3 Famille des circuits logiques

– TTL (Transistor-Transistor Logic) → le plus populaire (54xx, 74xx) ;
– ECL (Emitter-Coupled Logic) → pour des circuits rapides (10xxx) ;
– MOS (Metal Oxyd Semiconductor) → haute intégration ;
– CMOS (Complementary Metal Oxyd Semiconductor) → faible consom. (40xx) ;
– I2L (Integrated Injection Logic) → haute intégration.
Certains fonctionnent en logique positive, d’autres en logique négative.
4.6 Simplification d’expressions logiques
4.6.1 Méthode algébrique

Il n’est pas facile de trouver le résultat minimal → application des théorèmes de De
Morgan, factorisation, astuce, ...
Exemple :
x+xy = x(1+y)+xy = x+xy+xy = x+y (théorème d’allègement)
x.(x+y) = x+xy = x (absorption)
ABC + ABC + ABC + ABC = AC + AB + BC
4.6.2 Diagramme de Karnaugh et termes adjacents

Deux termes sont adjacents quand ils ne diffèrent l’un de l’autre que par une seule
variable. ABC et ABC sont adjacents. Un digramme de Karnaugh est une table d’impli-
cation logique disposée de telle manière que deux termes logiquement adjacents soient
également adjacents géométriquement.
Le diagramme de Karnaugh est un outil graphique, méthodique. Il permet d’obtenir
une solution optimale à la simplification logique.
A Forme du diagramme de Karnaugh
Comme la table de vérité, il met en évidence le rapport entre les entrées et les sorties
(chaque ligne de la table de vérité correspond à une case du diagramme de Karnaugh).

4.6. Simplification d’expressions logiques
Exemple :
X X
A B X B B
A 0 1
0 0 1
0 1 0 0 1 0 1 0
1 0 0
1 1 1 1 0 1 A 0 1
Exemple :
X X C
B B
A 00 01 11 10
à 3 entrées : 1 A
Exemple :
X X C
CD D
AB 00 01 11 10
00
01
B
11
A
à 4 entrées : 10
Remarque :
Les tableaux de Karnaugh se présentent comme des cylindres fermés dans les deux
sens.
B Méthode de simplification
1. dessiner la table de Karnaugh correspondant à la fonction ;
2. on entame les 1 isolés ;
3. on réunit les octets de 1 adjacents ;
4. on réunit les quartes de 1 adjacents ;
5. on réunit les doublets de 1 adjacents pour réunir tous les 1 du tableaux ;
6. effectuer l’addition logique e tous les termes résultants des réunions, sachant que :
– un octet de 1 permet d’éliminer les 3 variables qui se trouvent sous les deux
formes (complémenté et non complémenté) ;
– un quartet de 1 permet d’éliminer les 2 variables qui se trouvent sous les deux
formes (complémenté et non complémenté) ;
– un doublet de 1 permet d’éliminer la variable qui se trouve sous les deux formes
(complémenté et non complémenté) ;

c 2002 Camille DIOU
C Tableau de Karnaugh à 5 variables

E
0 1
X X X
CD CD CDE
AB 00 01 11 10 AB 00 01 11 10 AB 000 001 011 010 110 111 101 100
00 00 00
01 01 01
11 11 11
10 10 10
E
X C
D D
D Tableau de Karnaugh à 6 variables

F
C 0 1
X X
DE DE
AB 00 01 11 10 AB 00 01 11 10 X
DEF
00 00 ABC 000 001 011 010 110 111 101 100
000
01 01
001
11 11
011
10 10
010
X X
DE DE
AB 00 01 11 10 AB 00 01 11 10 110
00 00
111
01 01
101
11 11
100
10 10
F F
X E
D
C A
Remarque :
– il peut exister des états indifférents (notés ’X’). Ces états correspondent à des
combinaisons d’entrée impossibles. On les remplacera par 1 ou 0 de façon à
avoir la simplification la plus optimale ;
– on peut utiliser une meme case plusieurs fois, puisque x + x + x + · · · + x = x.
4.6.3 Méthodes algorithmiques

Au delà de 6 variables, on utilise des méthodes algorithmiques (méthode de Ruine).

4.6. Simplification d’expressions logiques

c 2002 Camille DIOU
Chapitre 5
Les
circuits
combinatoires Charles Babbage
26 déc. 1791, Teignmouth, R.-U.
1871, London, R.-U.
5.1 Circuits logiques combinatoires usuels
Circuit combinatoire : circuit dont les sorties dépendent uniquement de la combi-

naison des états des entrées à l’instant de l’observation.
5.1.1 Circuits de transcodage (codeurs, décodeurs, convertisseurs)

A Codeur (encodeur)
Circuit à M=2N entrées et N sorties qui code en binaire le rang de la seule entrée
active.
A0 S0
A1 S1
représentation
une seule entrée
en sortie sur N
active à la fois A2 S2
bits
A m-1 S
n-1
37
5.1. Circuits logiques combinatoires usuels
Exemple :
Codeur décimal-DCB : 10 entrées, 4 sorties
0
1
S
2 0
3
S
4 1
5
S
6 2
7
S
8 3
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 S3 S2 S1 S0
1 1 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 1 1 0 1 0 0 0 1
1 1 1 1 1 1 1 0 1 1 0 0 1 0
1 1 1 1 1 1 0 1 1 1 0 0 1 1
1 1 1 1 1 0 1 1 1 1 0 1 0 0
1 1 1 1 0 1 1 1 1 1 0 1 0 1
1 1 1 0 1 1 1 1 1 1 0 1 1 0
1 1 0 1 1 1 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 1 1 1 0 0 0
0 1 1 1 1 1 1 1 1 1 1 0 0 1
Application : codeur de clavier numérique
2
représentation DCB
Remarque :
Les codeurs de priorités sont une version modifiée du codeur : quand deux entrées sont
actives, c’est l’entrée correspondant au nombre le plus haut qui est choisi.
B Décodeur
Le décodeur est un circuit qui établit la correspondance entre un code d’entrée sur N
bits et M lignes de sortie (M ≤ 2N ).

c 2002 Camille DIOU
Chapitre 5 : Les circuits combinatoires
Pour chacune des combinaisons d’entrée, une seule ligne de sortie est validée.
Exemple :
Décodeur DCB-décimal : 4 entrées, 10 sorties.
Remarque :
La plupart des décodeurs sont dotés d’une ou plusieurs entrées de validation qui co-
mandent son fonctionnement.
Applications des décodeurs
1 : Adressage d’une mémoire

– une mémoire est un tableau d’éléments binaires (divisés en lignes et colonnes) ;
– pour lire un mot mémoire, il faut lui envoyer le numéro de ligne souhaité
(adresse) ;
– souvent, le décodeur est interne à la mémoire.
2 : Génération de fonction
Toute fonction logique peut être réalisée à partir d’une combinaison de décodeur.
Exemple :
F=ABC+ABC+AB+C
Remarque :
Il n’est pas nécessaire de simplifier la fonction avant la réalisation.
Mise en cascade des décodeurs
Utilisation de l’entrée de validation.
Exemple :
Réaliser un décodeur à 3 entrées en utilisant 2 décodeurs à 2 entrées.
e0 s0
Q s1
e1 s2
s3
V
s
e0 s4
Q s5
e1 s6
s7
e2 V
Réaliser un décodeur à 16 sorties à l’aide de décodeurs à 4 sorties.

5.1. Circuits logiques combinatoires usuels
C Transcodeurs (convertisseurs)
Circuit à p entrées et k sorties qui convertit un nombre écrit dans un code C1 en un

nombre écrit dans un code C2.
Exemple :
Code binaire → code Gray
Code DCB → code affichage chiffre (décodeur 7 segments)
5.1.2 Multiplexeurs–démultiplexeurs
A Multiplexeurs (MUX)
Circuit à 2n entrées d’informations, n entrées de sélection, et une sortie. Il permet

l’aiguillage de l’une de ces entrées vers la sortie.
Exemple :
MUX à 2 entrées de données
sel
E1 E0 sel out
E0
MUX X X 0 E0
E1
X X 1 E1
out → S=sel.E0 + sel.E1
Remarque :
La table de vérité devient rapidement très importante (à partir de 4 entrées). On exprime
alors la fonction de sortie directement
Exemple :
MUX à 4 entrées (→ 2 entrées de sélection a1 a0 ) S=a1 .a0 .E0 + a1 .a0 .E1 + · · ·
B Application des MUX
1. Conversion parallèle–série 1
1
On place successivement les valeurs 0 S=1011
1
00, 01, 10, 11 sur a1 a0 .
a1 a0
0 0 Réalisé par
0 1
1 0 un compteur
1 1

c 2002 Camille DIOU
2. Générateur de fonctions Source info 1 Source info 2

Ex: clavier Ex: lecteur de
Toute fonction logique peut être réali- disquettes
sée à partir des MUX. Les entrées de sélec- n bits n bits
tion (commande) sont alors les variables de

la fonction. sélection MUX
aiguillage
3. Sélection de mots
Le MUX est réalisé à partir de n MUX n bits
à 2 entrées travaillant avec la même com-

destination
mande de sélection.
Remarque :
Intérêt : pas besoin de simplifier la fonction avant de la réaliser.
Exemple :
F = ABC + ABC
Utilisation de MUX 8 vers 1.
S = ABCE0 + ABCE1 + · · · + ABCE4 + · · ·
C Démultiplexeurs (DEMUX)
Circuit à 2n sorties, 1 entrée d’information, n entrées de commande. Il permet

l’aguillage d’information de l’entrée vers l’une des sorties.
Remarque :
Le MUX–DEMUX est un circuit programmable (les relations entre entrées et sorties sont
modifiables).
Exemple :
Transmission avec multiplexage/démultiplexage.
source 0 récept. 0
MUX émetteur voie de transmission récepteur DEMUX
source n récept. n
5.1.3 Le comparateur
Il détecte l’égalité entre deux nombres A et B. Certains circuits permettent également
de détecter si A est supérieur ou bien inférieur à B.

5.2. Synthèse des circuits combinatoires
A Comparateur de 2 e.b.
ai bi Ei Si Ii
Ei = ai =bi =a⊕b
0 0 1 0 0
0 1 0 0 1 Si = ai >bi = a.b
1 0 0 1 0 Ii = ai <bi = a.b
1 1 1 0 0 Di = ai 6=bi = a⊕b
B Comparateur de 2 nombres
5.1.4 L’unité arithmétique et logique (UAL)

Utilisée dans pratiquement tous les systèmes informatiques, elle réalise des opéra-
tions arithmétiques (addition, soustraction, etc.) et logiques (ET, OU, etc.). C’est un cir-
cuit programmable : les relations entre les données en sortie et les données en entrée sont
modifiables.
5.2 Synthèse des circuits combinatoires

5.2.1 Présentation
Si le nombre de variables mises en œuvre est faible (typiquement inférieur à 10),
les circuits sont réalisés directement à l’aide de la table de vérité, éventuellement après
simplification de la fonction logique. Dans le cas contraire, la fonction est décomposée
en différents blocs fonctionnels analysés séparément.
Le choix des composants utilisés est basé sur différents critères : nombre de boitiers,
coût, disponibilité, points test, complexité des connexions, etc.
Les différents choix sont :
a) utilisation de portes simples (OU, ET, NON) ou des portes NON-OU et NON-ET ;
b) développement de circuits intégrés (CI) spécialisés. Le problème du coût de dévelop-
pement et de fabrication impose une production en très grandes séries ;
c) utilisation de circuits intégrés combinatoires :
– MUX, DEMUX ;
– décodeurs ;
– circuits logiques programmables : PROM, PAL, etc.
5.2.2 Circuits logiques programmables

A Introduction
La réalisation pratique d’un système logique dit « câblé » consiste à utiliser les com-
posants CI disponibles sur le marché. Cela oblige le concepteur à décomposer un système
donné en blocs fonctionnels proposés par les constructeurs et à optimiser son choix.

c 2002 Camille DIOU
L’apparition des circuits adaptables dits « programmables » par le constructeur ou

l’utilisateur apporte une solution à ce problème.
B Structure des circuits logiques programmables
Toute fonction logique de n variables peut se mettre sous la forme d’une somme
de produits. Cela implique que toute fonction logique peut être réalisée par l’utilisation
d’une structure comportant deux ensembles fonctionnels :
– un ensemble d’opérateurs ET organisés sous forme de matrice permet de générer
les produits des variables d’entrée ;
– un ensemble d’opérateurs OU permet de sommer les produits.
a) PROM (Programmable Read-Only Memory) ou PLE (Programmable Logic Ele-
ment)
b) PAL (Programmable Array Logic)
c) FPLA (Field Programmable Logic Array)
5.2.3 Programmation des circuits logiques programmables

– Les PROMs et PALs se programment assez facilement avec des « programma-
teurs universels » standards dans lesquels est incorporé un module spécifique pour
chaque constructeur ;
– les FPLAs nécessitent des programmateurs plus sophistiqués à cause des doubles
matrices à programmer.

5.2. Synthèse des circuits combinatoires

c 2002 Camille DIOU
Chapitre 6
Fonctions
et opérateurs
arithmétiques John von Neumann
28 déc. 1903, Budapest, Hongrie
8 fév. 1957, Washington DC, E.-U.
45
c 2002 Camille DIOU
Troisième partie
Les circuits séquentiels
47
Chapitre 7
Les
bascules
Alan Mathison Turing
23 juin 1912, Londres, R.-U.
8 juin 1954, R.-U.
7.1 Introduction
Circuit séquentiel : circuit dont l’état des sorties dépend non seulement des entrées
mais également de l’état antérieur des sorties. Ces circuits doivent donc être capables de
mémoriser.
Exemple :

M =0 M =0 M =0
1 →L=0 3 →L=1 5 →L=0
A=0 A=0 A=0

M =1 M =0
2 →L=1 4 →L=0
A=0 A=1
Dans un tel système, à une même combinaison des variables d’entrée ne correspond
pas toujours la même valeur à la sortie (3 et 5). La fonctionnalité dépend de l’ordre des
opérations (ordre de déroulement des séquence) → système séquentiel.
Les fonctions séquentielles de base sont :

– mémorisation ;
– comptage ;
– décalage.
Les circuits séquentiels fondamentaux sont :
– bascules (3 types) ;
49
7.2. Bascule RS
– compteurs ;
– registres ;
– RAM (Random Access Memory).
Ces circuits peuvent travailler soit en mode synchrone, soit en mode asynchrone :
– mode asynchrone À tout moment, les signaux d’entrée peuvent provoquer le chan-
gement d’état des sorties (après un certain retard qu’on appelle « temps de ré-
ponse ». Ces systèmes sont difficiles à concevoir et à dépanner.
– mode synchrone Le moment exact où les sorties peut changer d’état est commandé
par un signal d’horloge (train d’ondes carrées ou rectangulaires). Les changements
d’état s’effectuent tous pendant une transition appelée « front » (montant ou des-
cendant).
La majorité des systèmes numériques séquentiels sont synchrones même si certaines
parties peuvent être asynchrone (ex. : reset).
Les avantages principaux du mode synchrone sont :
– préparer les entrées sans perturber les sorties ;
– protéger des parasites survenant en entrée.
Les bascules que l’on peut considérer comme des mémoires élémentaires, sont les
briques de base des circuits séquentiels.
Ce sont les circuits de mémorisation les plus répandus dans les systèmes numériques
en raison de leur rapidité de fonctionnement, de la facilité d’écriture et de lecture d’in-
formation, et de la grande simplicité de leur interconnexion avec des portes logiques.
On trouve deux grandes familles de bascules :
– bascules de mémorisation : elles possèdent les commandes de mise à zéro, mise à
un, mémorisation ;
– bascules de comptage : elles possèdent en outre une commande de changement
d’état.
7.2 Bascule RS
La bascule RS est le circuit séquentiel le plus simple. Son rôle consiste à mémoriser
une information fugitive.
Symbole
R : reset
S : set

c 2002 Camille DIOU
Chapitre 7 : Les bascules
Diagramme temporel
Quand une impulsion est appliquée à 1 entrée pour
imposer un certain état à la bascule, celle-ci demeure dans
cet état, même après que l’impulsion ait disparu. Q garde
son état lorsque S passe de 1 à 0 et lorsque R passe de 1 à
0.
Table de vérité
S R Qt Q+
0 0 0 0
0 0 1 1 S R Q+
0 1 0 0 0 0 Q → mémorisation
0 1 1 0 −→ 0 1 0 → mise à 0
1 0 0 1 1 0 1 → mise à 1
1 0 1 1 1 1 X → interdit
1 1 0 X
1 1 1 X
Tableau de Karnaugh
S
Q R
0 0 X 1
Q 1 0 X 1
Si X=1 → Q=S+R.Q (avec priorité de mise à 1).
→ somme de produit ⇒ réalisation à l’aide de portes NAND.

Si X=0 → Q=R.(S+Q) (avec priorité de mise à 0).
→ produit de sommes ⇒ réalisation à l’aide de portes NOR.

Remarque :
Dans les deux cas, lorsqu’on passe de l’état (R,S)=(1,1) à (R,S)=(0,0) en passant
soit par l’état stable correspondant à (R,S)=(1,0), soit par l’état stable correspondant
à (R,S)=(0,1), selon la rapidité relative des passages 0→1 de chacun des signaux, alors

7.2. Bascule RS
la sortie peut prendre aussi bien l’état Q=1 que Q=0.

⇒ il faut donc interdire la combinaison R=S=1 afin de lever l’ambiguïté pour un état
R=S=0 venant après un état R=S=1.
Fonctionnement de la bascule avec des NOR

– quand R=S=0, il y a deux possibilités et nous verrons que l’état pris par la bascule
dépend des valeurs appliquées précédemment aux entrées :
!
S=0
– si Q = 0 −−→ G = 1 et Q = 0
S=0 → memorisation
– si Q = 1 −−→ G = 0 et Q = 1
– Examinons si S :0→1 et R=0

Si Q=0 à l’arrivée de l’impulsion sur S, alors S = 1 → Q = 0 → Q = 1
Si Q=1 à l’arrivée de l’impulsion sur S, alors S = 1 → Q = 0 → Q reste à 1

⇒ l’application d’une impulsion de niveau haut sur S place la bascule dans l’état
Q=1.
→ opération de mise à 1 → SET
– Si on applique R :0→1 et S=0
R :0→1
Si Q=0 −−−−→ Q=0 → Q = 1
R :0→1
Si Q=1 −−−−→ Q=0 → Q = 1
⇒ l’application d’une impulsion de niveau haut sur R place la bascule dans l’état
Q=0.
→ opération de mise à 0 → RESET
– R=S=1
⇒ Q=Q=0
→ condition indésirable, puisque Q et Q doivent être l’inverse l’un de l’autre
→ de plus, incertitude lorsque S et R reveiennent à 0
→ R=S=1 ne doit pas servir

c 2002 Camille DIOU
7.3 Bascule RS synchrone

Symbole
Réalisation
Table de vérité
S R H QN+1
X X – QN
0 0 ˆ QN
0 1 ˆ 1
1 0 ˆ 0
1 1 X X
La sortie est indicée est vaut QN avant le front de l’horloge et QN+1 après le front de
l’horloge.
S et R n’influencent pas Q sauf pendant les quelques nanosecondes durant lesquelles
CLK passe du niveau bas au niveau haut (pour les circuits actifs sur front montant).
Exemple :
7.4 Bascule JK
Les bascules JK sont seulement en fonctionnement synchrone.
Elles sont plus polyvalentes que les basculent RS, car elles n’ont pas d’état ambigu et
R = S = 1 → QN+1 = QN

7.4. Bascule JK
Symbole
Réalisation
Table de vérité
J K H QN+1
X X – QN
0 0 ˆ QN mémorisation
1 0 ˆ 1 forçage à 1
0 1 ˆ 0 forçage à 0
1 1 ˆ QN commutation
Remarque :

Pour que le basculement fonctionne, il faut avoir H très étroite, autrement il y a
rebasculement.
Tableau de Karnaugh et fonction logique

K
QN+1 J
0 1 1 0
QN 1 1 0 0
QN+1 = J.QN + K.QN
Les bascules JK sont très courantes dans les systèmes numériques
Exemple :

c 2002 Camille DIOU
7.5 Bascule D synchrone
Symbole
Table de vérité
H DN QN+1
ˆ 1 1
ˆ 0 0
QN+1 prend la valeur de DN après le front actif : QN+1 = DN
C’est une bascule de recopie : on l’emploie seulement en synchrone.
Réalisation
Idem pour la réalisation à partir des JK.
Remarque :

La sortie Q n’est égale à l’entrée D qu’à des moments bien précis → le signal Q est
différent du signal D.
7.6 Bascule à verrouillage (latch)
Symbole
Fonctionnement
– quand CLK=0 → l’entrée D n’a aucun effet (mémorise) ;
– quand CLK=1 → Q suit les changements de D → la bascule est transparente.
Remarque :

Notez l’absence du symbole . sur l’entrée CLK.

7.7. Bascule T
7.7 Bascule T
Symbole
Table de vérité
T QN+1
0 QN
1 QN
Cette bascule est utilisable uniquement en mode synchrone. Elle s’obtient par
exemple à partir d’une bascule JK.
7.8 Entrées prioritaires asynchrones des bascules

La plupart des bascules synchrones possèdent des entrées prioritaires. Elles agissent
indépendamment de l’horloge et des entrées synchrones des bascules. Elles servent à
forcer, à tout moment, la mise à 1 ou à 0 de la bascule, quelles que soient les conditions
d’entrée.
Exemple :
Preset Clear Q
1 1 fonctionnement normal
0 1 1
1 0 0
0 0 ambigu, interdit
Les entrées asynchrones peuvent être vraies à l’état bas (cas le plus fréquent) ou à
l’état haut.
En général, on applique juste une impulsion à ces entrées pour faire une initialisation.
Désignations synonymes :
Clear Preset
RAZ RAU
Reset Set
DC Clear DC Set
Remarque :

Les entrées synchrones sont des niveaux de tension continue

c 2002 Camille DIOU
7.9 Applications des bascules
7.9.1 Mémoire
→ mémorisation d’une information fugitive
Exemple :
Mémorisation d’une commande de marche
7.9.2 Antirebond pour commutateur
Exemple :
7.9.3 Synchronisation
Exemple :
Solution :

7.9. Applications des bascules
7.9.4 Détection d’une séquence d’entrée
Exemple :
Solution :
→ détection du sens de rotation d’un moteur.
7.9.5 Division de fréquence

La division de fréquence par 2 (et donc 2N ) peut être réalisée facilement à l’aide des
différents registres.
Bascule D
DN =QN+1 .
On veut QN+1 =QN ⇒ DN = QN
Bascule JK
Bascule RS

c 2002 Camille DIOU
Chapitre 8
Registres : stockage
et transfert de
données Richard Wesley Hamming
11 fév. 1915 à Chicago, E.-U.
7 jan. 1998 à Monterey, E.-U.
Registre : ensemble de n bascules synchronisées permettant de stocker momentané-

ment une information sur n bits.
8.1 Définition
Un registre est un circuit constitué de n bascules synchronisées permettant de stocker
temporairement un mot binaire de n bits en vue de son transfert dans un autre circuit
(pour traitement, affichage, mémorisation, etc.)
Le schéma d’un tel système comporte autant de bascules (de type D) que d’éléments
binaires à mémoriser. Toutes les bascules sont commandées par le même signal d’hor-
loge.
Moyennant une interconnexion entre les cellules (les bascules D), un registre est
capable d’opérer une translation des chiffres du nombre initialement stocké. Le dépla-
cement s’effectue soit vers la droite soit vers la gauche. Le registre est alors appelé
« registre à décalage ».
Applications :
– conversion série-parallèle d’une information numérique ;
– opérations de multiplications et divisions par deux ;
– ligne à retard numérique ;
– mémoires à accès séquentiel
« Registre universel » : il résume les différentes entrées et sorties d’un registre à
59
8.2. Registre à écriture et lecture parallèles
décalage procurant tous les modes de fonctionnement possibles.
8.2 Registre à écriture et lecture parallèles
Tous les bits du mot à traiter sont écrits (entrée écriture E=1), ou lus, (entrée lecture
L=1), simultanément.
→ stockage en parallèle et transfert en parallèle d’un mot de 4 bits.
8.3 Registre à décalage : écriture série et lecture série
Après 4 pulsations de CLK, les 4 bits sont entrés dans le registre.

Après 4 autres cycles d’horloge, les 4 bits sont déplacés vers la sortie.
Leur application est essentiellement le calcul arithmétique binaire. CLK est alors
l’entrée de décalage.

c 2002 Camille DIOU
Chapitre 8 : Registres : stockage et transfert de données
8.4 Registre à décalage : écriture série et lecture parallèle
Lorsque l’entrée est stockée, chaque bit apparaît simultanément sur les lignes de
sortie.
Le registre à décalage est utilisé comme convertisseur série-parallèle. Il est néces-
saire à la réception lors d’une transmission série.
8.5 Registre à décalage : écriture parallèle et lecture série
Utilisé comme convertisseur parallèle-série, il est nécessaire à l’émission lors d’une

transmission série.

8.5. Registre à décalage : écriture parallèle et lecture série

c 2002 Camille DIOU
Chapitre 9
Les
compteurs
Claude Elwood Shannon
30 avr. 1916, Gaylord, E.-U.
24 fév. 2001, Medford, E.-U.
Compteur : circuit séquentiel décrivant un cycle de comptage régulier ou quel-

conque.
9.1 Compteur asynchrone (à propagation)

9.1.1 Compteur asynchrone à cycle régulier
Exemple :
Compteur asynchrone à 4 bits (compte de 0 à 15).
a) Réalisation à l’aide de bascules JK
La sortie de chaque bascule agit comme le signal d’horloge de la suivante.

Fonctionnement
– J=K=1 ; toutes les bascules commutent sur des fronts descendants ;
– la bascule A commute à chaque front descendant du signal d’horloge ;
– la sortie de la bascule 1 sert d’horloge pour la bascule 2 → B commute chaque
63
9.1. Compteur asynchrone (à propagation)
fois que A passe de 1 à 0 ;

– de la même manière, C commute lorsque B passe de 1 à 0, et D commute lorsque
C passe de 1 à 0.
b) Table d’implication séquentielle
Elle montre les états binaires pris par les bascules après chaque front descendant.
N◦ D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
.. .. .. .. ..
. . . . .
15 1 1 1 1
16 0 0 0 0
.. .. .. .. ..
. . . . .
Si on imagine que DCBA représente un nombre binaire, le compteur réalise la suite
des nombres binaires allant de 0000 à 1111 (soit de 0 à 15).
A près la 15ème impulsion, les bascules sont dans la condition 1111. Quand la 16ème
impulsion arrive, le compteur affiche 0000 : un nouveau cycle commence.
c) Chronogramme
→ chaque bascule divise par deux la fréquence d’horloge qui alimente son entrée
finitale
CLK : fD = .
16
Application : avec ce genre de circuit, on peut diviser la fréquence initiale par n’im-
porte quelle puissance de 2.
d) Modulo
– c’est le nombre d’état occupés par le compteur pendant un cycle complet ;
– le modulo maximal d’un compteur à n bits (n bascules) est 2n ;
– ex. : compteur 4 bits → 16 états distincts → modulo 16.
9.1.2 Compteur asynchrone à modulo N < 2n (à cycle régulier)

a) Méthode

c 2002 Camille DIOU
Chapitre 9 : Les compteurs
Pour 2N-1 < N < 2N , on réalise un compteur modulo 2n (avec n bascules), puis on
raccourcit le cycle en jouant sur les entrées RAZ des bascules.
Exemple :
Compteur asynchrone modulo 6 : 22 < 6 < 23 → on réalise un compteur modulo 3
avec 3 bascules, et on ramène le compteur à 000 dès que Q2 Q1 Q0 = 110.
→ dès que la sortie de la porte NAND passe à 0, les bascules sont forcées à 0 : le
compteur se remet à compter à partir de 0.
⇒ le compteur réalisé compte de 000 à 101 (de 0 à 5) puis recommence un nouveau
cycle → modulo 6
b) Table d’implication séquentielle

N◦ Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0 → 0 0 0
Q2 Q1 Q0 = 110 est un état temporaire. Il existe mais pendant une dure très courte.
C’est un état indésirable que l’on nomme parfois glitch.
c) Chronogramme
Remarque :

Les sorties Q2 et Q1 ne sont pas des ondes carrées.
9.1.3 Comptage asynchrone dans un ordre quelconque (cycle irrégulier)

1ère méthode

9.1. Compteur asynchrone (à propagation)
On réalise un compteur de même modulo, puis on transcode ses sorties pour obtenir
le cycle demandé.
Exemple :
Cycle 2, 5, 6, 8, 4, 10
N◦ Q2 Q1 Q0 Q03 Q02 Q01 Q00

0 0 0 0 0 0 1 0 → 2
1 0 0 1 0 1 0 1 → 5
2 0 1 0 0 1 1 0 → 6
3 0 1 1 1 0 0 0 → 8
4 1 0 0 0 1 0 0 → 4
5 1 0 1 1 0 1 0 → 10
2ème méthode
Utilisation des entrées RAZ et EAU.
Exemple :
Cycle 0, 1, 2, 3, 5, 6, 8, 9, 11, 12, 15 : on réalise un compteur modulo 16 et on agit
sur les RAU pour sauter les étapes.
9.1.4 Exemple de CI
Il existe de nombreuses puces en technologies TTL et CMOS.
Parmi les plus populaires on trouve en TTL le 7493 qui est un compteur 4 bits, et en
CMOS le 4024 qui est un compteur 7 bits.
Circuit interne
MR → Master Reset.

c 2002 Camille DIOU
9.1.5 Décompteurs asynchrones

Il suffit de piloter chaque entrée CLK des bascules au moyen de la sortie complé-
mentée de la bascule précédente.
Exemple :
Décompteur modulo 8
Chronogramme :
9.1.6 Inconvénients des compteurs asynchrones

Chaque bascule introduit un retard de tp (tp =25ns). Comme les retards s’additionnent,
à la nième bascule, on a un retard de n×tp .
→ utilisation limitée en fréquence, particulièrement lorsque le nombre de bits est
élevé.
→ les sorties ne changent pas d’état en même temps, ce qui implique un problème
d’interface avec des circuits rapides (temps de lecture inférieur au retard entre plusieurs
bits).
9.2 Compteur synchrone (parallèle)
9.2.1 Réalisation
Elle est possible avec des bascules JK, D ou T.

9.2. Compteur synchrone (parallèle)
Exemple :
Réalisation d’un compteur modulo 8 (à cycle complet) à l’aide de bascules T
Table d’excitation
Q2 Q1 Q0 Q+ 2 Q+1 Q+0 T2 T1 T0
0 0 0 0 0 1 0 0 1
0 0 1 0 1 0 0 1 1
0 1 0 0 1 1 0 0 1
0 1 1 1 0 0 1 1 1
1 0 0 1 0 1 0 0 1
1 0 1 1 1 0 0 1 1
1 1 0 1 1 1 0 0 1
1 1 1 0 0 0 0 1 1
On constate que : T0 = 1 et T1 =Q0 et T2 =Q1 Q0
9.2.2 Exemples de circuit intégré

Compteur pré-réglable 74160 (74161, 74162, 74163)
– l’état initial du compteur est réglable à l’aide des entrées D1 , D2 , D3 , D4 ;
– validation : elle permet de verrouiller le compteur.
Circuit Comptage Chargement RAZ

74160 synchr. DCB synchrone asynchrone
74161 synchr. bin. synchrone asynchrone
74162 synchr. DCB synchrone synchrone
74163 synchr. bin. synchrone synchrone
– RAZ synchrone : indépendant de l’horloge.
– RAZ asynchrone : 000 est obtenu au coup d’horloge suivant l’instant ou clear est
porté à l’état actif 0.

c 2002 Camille DIOU
Compteur réversible pré-réglable 74193
– MR : entrée de réinitialisation asynchrone

– Q0 . . . Q3 : sorties des bascules
– P0 . . . P3 : entrée des données parallèles
– PL : entrée de chargement asynchrone
– CPU : entrée du signal d’horloge de comptage
– CPD : entrée du signal d’horloge de décomptage
– EC : valide le comptage
– ED : valide le décomptage
Remarque :
Toutes les commandes agissant sur le comptage sont regroupées sur la figure ci-
dessous :
9.2.3 Applications
A Compteur de fréquence
Circuit qui mesure et affiche la fréquence d’un signal impulsionnel (mesure de fré-
quence inconnue).
Principe d’un compteur de fréquence

: durée pendant laquelle les impulsions sont comptées

9.2. Compteur synchrone (parallèle)
: RAZ met le compteur à zéro

contenu
:f = t2 −t1
Remarque :

Le compteur est un montage en cascade de compteurs DCB, chacun ayant une
unité décodeur/afficheur (affichage décimal).

La précision de cette méthode est fonction de l’intervalle d’échantillonnage.
B Horloge numérique

c 2002 Camille DIOU
Chapitre 10
Méthodes
d’étude des
circuits séquentiels Charles Lutwidge Dodgson
ou Lewis Carroll
1832-1898
De nombreux outils permettent d’analyser le fonctionnement et/ou de prévoir l’évo-

lution d’un système séquentiel :
1◦ ) Méthodes descriptives :
a) les tables d’état : elles donnent l’état futur des sorties pour les éléments de mé-
+
moire inclus dans les systèmes et l’état des sorties : A B S S ;
b) les diagrammes des temps (chronogrammes) : ils décrivent la succession des si-
gnaux d’entrée, des états des éléments de mémoire. Ils représentent la succession
des états logiques en fonction du temps.
2◦ ) Les diagrammes d’états ou graphes : ce sont des représentations formelles avec
nœuds et flèches pour représenter les états stables et les transitions. Le graphe donne
une image géométrique d’une table de vérité.
◦
3 ) Le grafcet : automatismes industriels : étape → transition → étape.
4◦ ) Les théories formelles : équations qui représentent l’action à effectuer et l’état futur
d’un élément de mémoire en fonction des entrées et de l’état présent des mémoires.
71

coursElecNum PDF

Transféré par

Droits d'auteur :

Formats disponibles

coursElecNum PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

coursElecNum PDF

Transféré par

Droits d'auteur :

Formats disponibles

Cours d’électronique numérique

1.1 La représentation polynomiale

1.2 Le système binaire

– les différentes puissances de 2 sont :

1.2.2 Comptage binaire

Poids : 23 22 21 20 B10 Poids : 23 22 21 20 B10

6 Cours d’électronique numérique

1.3 Le système octal

1.4 Le système hexadécimal

1.5 Conversion d’un système de numération à un autre

1.5.1 Base B vers base 10

1.5.2 Base 10 vers base B

Elle consiste à soustraire successivement la plus grande puissance de B

Partie entière : Partie fractionnaire :

Le résultat est donc 10100,0110.

1.5.3 Base 2n vers base 2

1.5.4 Base 2 vers base 2n

8 Cours d’électronique numérique

1.5.5 Base i vers base j

– sinon, on utilise la base 10 comme relais.

10 Cours d’électronique numérique

Ces mémoires sont indissociables et l’ordre d’assemblage donne le poids de chaque

2.1 Représentation des nombres entiers positifs

2.2 Représentation binaire des entiers signés

Traditionnellement on met un signe − pour représenter les nombres négatifs. Mais

2.2.1 Représentation module et signe

Problème : on a ici deux représentations différentes pour le zéro : ’00...0’ et ’10...0’.

2.2.2 Représentation en complément restreint (complément à 1)

Problème : de nouveau, on a deux représentations différentes pour le zéro.

12 Cours d’électronique numérique

2.2.3 Représentation en complément vrai (complément à 2)

⇒ −A = A + 1 est appelé compément à 2

– nb ≥ 0 → bit de signe = 0 nb < 0 → bit de signe = 1

2.3 Représentation des nombres réels dans un calculateur

2.3.1 La représentation en virgule fixe

– utilisation limitée lorsqu’on traite des données de grandeurs différentes, car on

2.3.2 La représentation en virgule flottante

14 Cours d’électronique numérique

2.4 Arithmétique binaire

16 Cours d’électronique numérique

La multiplication se fait en formant un produit partiel pour chaque digit du multi-

−16 × 4 sur 8 bits :

La division binaire s’effectue à l’aide de soustractions et de décalages, comme la

−16/4 sur 8 bits :

18 Cours d’électronique numérique

Codage : opération qui établit une correspondance entre un ensemble source

3.1 Codes numériques pondérés

3.1.2 Code DCB (Décimal Codé Binaire)

DCB on code chaque chiffre indépendamment les uns des autres.

3.1.3 Code binaire de Aiken

3.1.4 Les codes biquinaires

Chaque combinaison a un nombre pair de 1 : sécurité de transmission.

20 Cours d’électronique numérique

3.2 Codes numériques non pondérés

3.2.2 Code de Gray (binaire réfléchi)

3.3 Codes détecteurs d’erreurs et autocorrecteurs

Souvent, on utilise un nombre de bits supérieur à celui strictement nécessaire pour

3.3.1 Codes biquinaires

3.3.2 Les codes P parmi n