Circuits Logiques Par PDF
Circuits Logiques Par PDF
Circuits Logiques Par PDF
Niveau 5
Niveau 4
Niveau 3
Niveau 2
Traduction (compilateur)
Traduction (assembleur)
Interprtation (microprogramme)
ou excution directe
Niveau 1
Couche microarchitecture
Niveau 0
Matriel
IFT1215
IFT1215
Introduction
Introduction
IFT1215
IFT1215
Circuits combinatoires
Entres
Sorties
Partie Combinatoire
Entres
Circuit Combinatoire
Sorties
Mmoires
IFT1215
IFT1215
Variables boolennes
numrique : 1 et 0
logique : vrai et faux
lectronique : ON et OFF, haut et bas
Une variable logique est une variable qui peut prendre
deux tats ou valeurs: vrai (V) ou faux (F)
En faisant correspondre V avec le chiffre binaire 1 et F
0, ce type de variable devient une variable boolenne
ou binaire
Introduction aux systmes informatiques
Circuits combinatoires
IFT1215
Portes logiques
Table de vrit
i1
i3 i4
0 0
0 1
1 0
. . .
i0
i1
0
0
F0(i0, i1)
i0
i1 i2 . . .
in
0 0
0 0
F0(i0, i1)
F1(i1, i3 , i4)
...
F1(i1, i3 , i4)
1 1
Fm(i9, in)
. . .
IFT1215
1 1
1
9
IFT1215
B
0
Logique positive
Logique ngative
Haut
Bas
IFT1215
Y=A+B
Y=A B
10
Porte ET
Porte OU
Niveau
...
11
IFT1215
12
Porte NON ET
Y=A
IFT1215
13
IFT1215
Y=A+B
Y=A B
14
IFT1215
Portes NON OU
15
IFT1215
Y=A
16
17
IFT1215
P1
P2
P3
P4
P5
P6
P7
IFT1215
19
18
F P3 + P5 + P6 + P7
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
F(A, B, C) = P3 + P5 + P6 + P7
20
Z
X+Y+Z
S1
_
X+Y+Z
S2
_
X+Y+Z
S3
_ _
X+Y+Z
S4
_
X+Y+Z
S5
_
_
X+Y+Z
S6
_ _
X+Y+Z
S7
_ _ _
X+Y+Z
IFT1215
21
F S0 S1 S2 S4
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
IFT1215
F(X, Y, Z) = S0 S1 S2 S4
F(X, Y, Z) = (X + Y + Z)( X +Y
+ Z)(X + Y + Z)(X + Y + Z)
Cette criture est appele
produit canonique de sommes
(POS)
22
critures canoniques
IFT1215
X Y Z
23
ABC
A B C
F P3 + P5 + P6 + P7
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
IFT1215
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
24
A+B+C
A B C
F S S S S
0
1
2
4
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
IFT1215
0
0
0
1
0
1
1
1
Minimiser la complexit
Crer un systme quivalent avec certains
paramtres optimiss
Recherche dquivalence
Utiliser les lois et thormes de lalgbre de Boole
25
(A + B) + C = A + (B + C) = A + B + C
A+B=B+A
A+A=A
A+0=A
A+1=1
ET
(Dualit)
(A B) C = A (B C) = A B C
AB=BA
AA=A
A1=A
A0=0
Distributivit
IFT1215
26
NON
A + A =1
AA = 0
Loi dabsorption
De Morgan
A + (A B) = A
A (A + B) = A
A B C ... = A + B + C + ...
A + B + C + ... = A B C ...
OU exclusif
A B = (A + B) (A B)
A B = (A B) + (B A)
A (B + C) = (A B) + (A C)
A + (B C) = (A + B) (A + C)
A B = (A B) + (A B)
A B = (A + B) (A + B)
A B = A B + A B
IFT1215
27
IFT1215
28
La manipulation algbrique
IFT1215
29
IFT1215
t1
IFT1215
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
30
Circuits combinatoires
A B C
31
IFT1215
32
Diapositive 32
t1
Avec certain technologies, il est en fait plus facile de construire une porte non-et que n'importe quel
autre type de porte. Dans ce cas, la porte non-et considre comme le bloc de base et les autres types
doivent tre construits partir de celle-ci.
tsikhana; 2009-09-19
IFT1215
33
IFT1215
3 entres, 1 sortie
Compos uniquement de portes logiques OU,
ET et NON
f (a, b, c) = (a + b) (b c)
f (a, b, c) = (a + b) (b c)
IFT1215
34
35
IFT1215
a
0
0
0
0
1
1
1
1
b
0
0
1
1
0
0
1
1
c
0
1
0
1
0
1
0
1
f
1
1
1
1
1
0
1
1
36
Simplification dexpression
boolenne
Fonction Majorit
F(A, B, C) = ABC + ABC + ABC + ABC
= (3, 5, 6, 7)
IFT1215
37
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
38
Diagramme de Karnaugh
0
0
0
0
1
1
1
1
IFT1215
IFT1215
A B C
39
Les cases sont places dune faon telle que les mintermes qui ne
diffrent que par ltat dune seule variable ont une frontire
commune sur une ligne ou sur une colonne, ou bien se trouvent aux
extrmits dune ligne ou dune colonne
A B C
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
IFT1215
0
1
0
1
0
1
0
1
AB 00 01
11
10
C
1
1
40
10
Mthode de Karnaugh
Mthode de Karnaugh
1. Transposition du tableau de vrit dans un
tableau de Karnaugh ;
2. Ralisation des groupements de 1, 2, 4, 8 termes
(une puissance de 2);
3. Minimisation des groupements (maximisation
des termes dans un groupement) ;
41
IFT1215
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
AB 00 01
11
10
C
1
42
Mthode de Karnaugh
A B C
IFT1215
A B C
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
AB 00 01
11
10
C
1
F = AB + BC + AC
43
IFT1215
44
11
Fonctions boolennes
incompltement spcifies
L'afficheur 7 segments
On veut afficher les 10 chiffres dcimaux
l'aide de 7 segments, nots de a g, qui
peuvent tre 0 (teint) ou 1 (allum). Le
codage des 10 chiffres dcimaux ncessite 4
bits, que l'on peut noter e3 e0.
e3
e2
e1
e0
45
e3
e2
e1
e0
IFT1215
e2
e1
e0
10
11
12
13
14
15
46
L'afficheur 7 segments
e3
IFT1215
47
IFT1215
48
12
Exemple
IFT1215
49
Table de vrit
Additionneur
combinatoire
de 2 bits
Construire la
table (les
tables) de
vrit.
IFT1215
50
51
IFT1215
S1
S2
52
13
Tableaux de Karnaugh
Tableaux de Karnaugh
AB
CD
00
00
01
01
10
IFT1215
01
11
10
1
1
11
00
AB
CD
00
11
53
Tableaux de Karnaugh
Simplifier chaque fonction: R=(7,10,11,13,14,15)
00
01
11
10
AB
CD
00
01
R = AC + BCD + ABD
11
S2 = BD + BD
IFT1215
10
54
10
01
S2 = BD + BD
R = AC + BCD + ABD
11
10
IFT1215
55
IFT1215
56
14
57
IFT1215
58
Un circuit de dcalage
Additionneur
Unit arithmtique et logique
IFT1215
Multiplexeur
Dmultiplexeur
Encodeur
Dcodeur
59
IFT1215
60
15
Multiplexeur
Multiplexeur
Le multiplexeur est un circuit combinatoire
Slecteur qui possde 2 n entres dinformation, n
entres de commande et une seule sortie. Son
rle consiste slectionner, laide de signaux de
commande, une des entres et la lier la sortie.
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
K0
1 0 1
K1
1 1 0
K2
1 1 1
K3
IFT1215
61
IFT1215
Fonction Majorit
62
1 entre, X sorties
Selon une adresse (n bits), une des X sorties
prend la valeur de l'entre
Encodeur
Dmultiplexeur
IFT1215
63
IFT1215
64
16
t2
Dcodeur
Dcodeur
IFT1215
Fonction Majorit
65
IFT1215
66
Dcaleur
D3
D2
D1
S2
S1
D0
Additionneur
IFT1215
67
IFT1215
S0
68
17
Diapositive 65
t2
La slection des circuits mmoire dans un ordinateur est une application typique du dcodeur
tsikhana; 2007-02-04
Additionneur
Additionneur
IFT1215
69
a0
Som
b0
IFT1215
Som = a0
b0
R = a0b0
70
Additionneur
Additionneur
S =A
IFT1215
R = AB
Additionneur complet
71
IFT1215
Rs
1
72
18
b3
r3
a2
b2
a1
r2
a0
r1
s3
Indicateur de carry
Lors dune opration arithmtique effectue
sur des nombres de n bits un n+1e bit, un bit
de carry peut tre gnr
b0
Additionneur
4 bits
r0
s2
IFT1215
b1
Additionneur
s1
s0
73
IFT1215
Additionneur
Indicateur de carry pour ladditionneur 4 bits
b3
r3
b2
r2
s3
IFT1215
a2
a1
b1
r1
s2
74
Additionneur
Registre dtat
a3
a0
Indicateur doverflow
Lors dune opration arithmtique mettant en
jeu des nombres de n bits et de mme signe,
le rsultat peut tre en dehors de lintervalle
des nombres reprsentables sur n bits par la
convention choisie pour la reprsentation de
ces nombres signs
b0
r0
s1
s0
75
IFT1215
76
19
Indicateur doverflow
Indicateur doverflow
Overflow sn-1 = 1
On a: an-1 = bn-1 = 0 => an-1 + bn-1 = 0 => rn-1 = 0 => sn1 ne peut pas tre gal 1 que si rn-2 = 1 => rn-2 rn-1
IFT1215
t3
Indicateur doverflow
Conclusion
78
b3
r3
a2
b2
r2
a1
rn-1
b1
r1
a0
b0
r0
F0
IFT1215
s3
s2
s1
s0
F1
79
IFT1215
80
20
Diapositive 80
t3
La plupart des ordinateurs disposent d'une unit capable de raliser au minimum les oprations logiques
de base ET, OU, NON, ainsi que la somme de 2 nombres binaires. Une telle unit est destine traiter
des nombres de n bits; elle comprend n oprateurs logiques quivalents, chacun d'eux traitant une
position binaire.
Le choix de l'opration entreprendre est dtermin par un dcodeur 2 bits partir des valeurs des
entres F0 et F1
tsikhana; 2007-02-05
Caractristiques lectriques et
temporelles
Idalement : instantan
En pratique : prend un certain temps, dlai de monte
(0 1) et de descente (1 0)
81
82
Signal priodique
un demi priode 0,
l'autre 1
Horloge
Horloge
IFT1215
IFT1215
83
IFT1215
84
21
t4
t5
Circuits squentiels
Circuits combinatoires
Circuits squentiels
Sorties
Partie Combinatoire
Mmoires
IFT1215
85
IFT1215
t6
86
Principe de fonctionnement
Circuits squentiels
Particularit de ce circuits
87
IFT1215
88
22
Diapositive 85
t4
Dans la logique combinatoire nous avons fait abstraction du temps: les signaux de sorties ne
dpendaient que des tats des variables d'entre.
Un circuit squentiel est un circuit logique pour lequel l'tat des sorties dpend de l'tat des entres,
mais aussi des sorties antrieures. Ce type de circuit tient donc compte dans le temps des tapes
passes, qu'il est capable de mmoriser
tsikhana; 2007-02-05
Diapositive 86
t5
Pour les circuits de logique squentielle nous devons tenir compte de l'tat du systme. Ainsi les sorties
dpendent des entres mais galement de l'tat du systme. Celui-ci dpend aussi des entres.
tsikhana; 2006-02-12
Diapositive 87
t6
La logique squentielle permet de raliser les circuits dont le comportement est variable avec le temps.
L'tat d'un systme constitue une mmoire du pass.
tsikhana; 2006-02-12
t8
Principe de fonctionnement
La table de vrit
X1
0
0
1
1
X2
0
1
0
1
S
0
S
0
1
F
1
S
1
0
89
IFT1215
90
Bascule RS
Entres/sorties
3 types de bascules
Dtermination du temps suivant (passage de t t + 1)
selon le type de bascule
Asynchrone
Quand les entres changent et la sortie est
recalcule
Synchrone sur niveau
Quand le niveau (1 en gnral, mais 0 aussi) est
atteint
Synchrone sur front
Au moment du passage de 0 a 1 ou de 1 a 0 selon
le type de front utilise par la bascule
Introduction aux systmes informatiques
t9
Bascules
IFT1215
Bascules
91
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
IFT1215
S
0
1
0
1
0
1
0
1
Qt+1
0
1
0
X
1
1
0
X
92
23
Diapositive 90
t8
La mmorisation fait appel un verrou ou systme de blocage, dont le principe de rtro-action peut tre
reprsent de la faon suivante:
Les interconnexions du verrou interdisent les combinaisons Q=-Q = 1 ou Q=-Q=0. Ce type de circuit, qui
n'a que deux tats stables possibles, est encore appel circuit bistable.
Un verrou permet de conserver un tat, il nous faut maintenant savoir comment changer cet tat
Il existe plusieurs types de bascules lmentaires qui combines entre elles, permettent de raliser des
circuits de mmorisation complexe, telle que les registres ou encore les cellules mmoire.
tsikhana; 2007-02-05
Diapositive 92
t9
Cette bascule possde 2 entres de donnes R et S. L'tat pour lequel R=S=0 est l'tat de
mmorisation. Les autres tats (R=1, S=0) et (R=0, S=1) permettent de rinitialiser la bascule soit 0,
soit 1. L'tat (R= 1, S=1) est interdit.
tsikhana; 2007-02-05
Bascule JK
Bascule RS
Q
S
K
Clk
J
Q
IFT1215
93
IFT1215
94
Circuits squentiels
Out
registre 8 bits
95
IFT1215
96
24
Registres
IFT1215
Registres
97
IFT1215
98
Automate fini
IFT1215
99
IFT1215
100
25
IFT1215
101
Vue externe
Mmoire 1 bit
IFT1215
Etat
Etats
Transition
Etats
Etat 1
Etat
Introduction aux systmes informatiques
102
IFT1215
103
IFT1215
104
26
1 0
IFT1215
105
IFT1215
Q(t) E
E(t)
Q0:0
Q0/0
Q1/0
Q1:1
Q0/1
Q1/1
Q(t)
0
0
1
1
0
1
0
1
0
0
1
1
Clk
Q1:1
Q0/1 Q1/1
106
Exemple
Compteur
modulo 4
Diagramme de
transitions
dtats
1 entre:
RESET
2 sorties:
q0
q1
IFT1215
Q0/0 Q1/0
Circuits squentiels
Q(t+1)
0
1
0
1
E
Q0:0
1/1
q=1
q=0
E(t)
Q(t)
107
IFT1215
108
27
Circuits squentiels
Circuits squentiels
Table dtats
4 tats (2 bits pour encoder en binaire)
Choisir arbitrairement lencodage:
Table de vrit
IFT1215
109
IFT1215
Circuits squentiels
110
Circuits squentiels
Logigramme
Exemple
Dtecteur de squence
Automate qui met une sortie
1 lorsque exactement
deux de ses trois entres (1bit srie) sont 1
Une squence dentre
011011100 produira
001111010
Diagramme de transitions
dtats
1 entre:
X
1 sortie:
Z
IFT1215
111
IFT1215
112
28
Circuits squentiels
Circuits squentiels
Table dtats
7 tats (3 bits pour encoder en binaire)
Choisir arbitrairement lencodage:
Table de vrit
IFT1215
113
IFT1215
114
29