U. A. C. M.

UNIVERSIDAD AUTÓNOMA DE LA CIUDAD

DE MÉXICO

Electrónica Digital I

Proyecto Final Primera Parte

Alumnos:
Gustavo Antonio Martinez
Eduardo Medina Amora
David Jossmhar Ortiz Sánchez
Leonardo Morales Pérez

Grupo 201

Profesor: Oscar René Valdez Valdez Casillas

1
ÍNDICE.

1.-Introducción………………………………………………………………………..3

2.-Objetivos…………………………………………………………………………...3

3.-Desarrollo de contenidos…………………………………………………………4

4.-Bloques funcionales………………………………………………………………4
4.1.- Suma de 3 bits A+B……………………………………………………4
4.2.- Comparación entre A y B (<,> o =).................................................7
4.3.- A XOR B…………………………………………………………………9
4.4.- Complemento a 2 de A………………………………………………..10
4.5.- MUX de 16 entradas a 8 salidas con 2 líneas de selección……….13

5.- Conclusiones……………………………………………………………………..15

6.- Referencias……………………………………………………………………….16

2
1.- Introducción: en el siguiente reporte se expondrán temas abordados en el curso
de electrónica digital I, como por ejemplo bloques funcionales que permitan
combinar 6 entradas y obtener las salidas requeridas, de las cuales son 4, salvo en
el caso del comparador de magnitud que son 3 salidas más. Los bloques empleados
son sumadores completos, comparador de magnitudes, la función XOR y un bloque
funcional del complemento a 2. Además se hace uso de un multiplexor que se
implementó con 16 entradas, 2 líneas de selección, y 8 salidas. Todo esto se
demostrará con el uso del software Quartus y la implementación en la tarjeta DIONE
(EPM240T100C5).

2.- Objetivo: Se pretende demostrar al comité que se poseen los conocimientos

abordados en el curso de electrónica digital I, mediante el uso de tablas de verdad,
esquemas implementados por operaciones lógicas con compuertas, uso de álgebra
booleana y mapas de Karnaugh. Además, se usarán los conocimientos del curso
para demostrar que se puede diseñar un circuito que combine todos estos
conocimientos con un multiplexor que permite seleccionar la salida que se desea
obtener dependiendo del bloque funcional seleccionado. Todo esto se requiere
demostrar para obtener la ponderación asignada al proyecto final para lograr
acreditar la asignatura.

3
 3.- Desarrollo de contenidos
El proyecto final de certificación lo dividimos en 5 partes, las cuales consisten en el
desarrollo de 4 bloques de operaciones funcionales y un multiplexor. Los bloques
funcionales consisten en la suma de 3 bits, un comparador de magnitudes, la
operación XOR entre An + Bny el complemento a 2 de A.
4.- Bloques funcionales:
4.1.-Suma de 3 bits A+B.
El bloque que se diseñó en este apartado fue con base a lo visto en clase,
que consiste en conectar 3 sumadores completos y cada sumador suma dos
bits: ( A ¿ ¿ N + B N =S N )¿.
Esto también lo comprobamos con base al diseño de la imagen A ya que si
se genera una tabla de verdad de la suma de dos bits x y y, se tiene el
resultado de la suma, denotado como s, y se obtiene un acarreo denotado
como C (Morris, 2003).

Tabla de verdad 4.3

Imagen A (Morris, 2003)

El modelo de diseño que ocupamos para el sumador del trabajo final fue
realizado en clase con la tabla de verdad figura B.
Posteriormente, se realizaron los mapas de Karnaugh, como en la imagen C,
para realizar las simplificaciones:
C N (C , A , B)=Σ(3 , 5 , 6 , 7)

Tabla de Karnaugh imagen C

Obtenemos C N (C , A , B)= AB+CB+CA= A ( B+C)+ BC

4
 Tabla de verdad sumador completo: figura B
Para R N (C , A , B)=Σ(1 ,2 , 4 ,7)

Tabla de Karnaugh Imagen D

De la tabla de Karnaugh de la imagen D podemos obtener la función de R N
R N (C , A , B)=C A B+C A B+C AB+CAB=C (A ⊕B)+C ( A ⊕B)
El esquemático ya implementado en Quartus queda como el de la imagen E :

Esquemático del sumador completo figura E

En el esquemático de la figura E ya se implementan las dos funciones
Booleanas obtenidas de nuestros mapas.
El siguiente paso de nuestro sumador es conectar los 3 sumadores
completos, cada sumador representa un bit, es decir:
El primer sumador es para el bit A0 + B0 ; el segundo sumador representa la
suma del segundo bit A1 + B1; el tercer sumador representa el tercer bit A2 + B2.

5
El diseño de los sumadores queda con 3 entradas y dos salidas. La forma de
conectar los 3 sumadores es considerando que el acarreo del primer y
segundo sumador se conecta al siguiente sumador, es decir que el acarreo
del primer sumador se conecta a la entrada C del segundo sumador y el
acarreo del segundo sumador se conecta a la entrada c del tercer sumador y
el acarreo del tercer sumador se conecta a uno de los leds de salida como en
la figura F

Esquemático del bloque del sumador de 3 bits figura F

Este bloque funcional responde a las siguientes tablas de verdad:

Tabla de verdad del sumador completo N=1

Tabla de verdad del sumador completo N=2(esta de abajo)

6
 Tabla de verdad del sumador completo N=3

4.2.- Comparación entre A y B (<,> o =)

Un circuito digital realizará la comparación de dos palabras A y B de tres bits

tomando como un entero sin signo e indica si son iguales o si una es mayor que otra
en tres salidas A=B, A>B, A<B.Bajo cualesquiera valores de A y B una y solo una de
las salidas estará en 1,permaneciendo las otras dos salidas a 0

7
 Esquemático del bloque comparador de magnitudes

A B A>B A<B A=B

0 0 0 0 1

0 1 0 1 0

1 0 1 0 0

1 1 0 0 1

Figura 4.2.1 tabla de verdad del comparador

4.3.- A XOR B.

8
En electrónica digital, XOR es una compuerta lógica que realiza una operación
lógica. La compuerta XOR toma dos entradas y produce una salida según la
siguiente regla:
Si ambas entradas son iguales (ya sea ambas 0 o ambas 1), la salida es 0.
Si las entradas son diferentes (una es 0 y la otra es 1, o viceversa), la salida es 1.
En términos más simples, la compuerta XOR devuelve un valor verdadero (1) si las
entradas son diferentes entre sí.
Esquemático del XOR A , B.

Esquemático del bloque del XOR figura G.

Este bloque funcional responde a las siguientes tablas de verdad:

Fig. 3.1.- Tabla para compuerta XOR.

4.4.- Complemento a 2 de A.

9
En las computadoras digitales se usan complementos para simplificar la operación
de resta y para efectuar manipulaciones lógicas. Hay dos tipos de complementos
para cada sistema base r: el complemento a la base y el complemento a la base
disminuida. El primero se denomina complemento a r, mientras que el segundo es el
complemento a (r-1). Si sustituimos el valor de la base r en estos nombres, los dos
tipos son el complemento a dos y el complemento a uno, en el caso de los números
binarios.(Morris, 2003)

En el caso de los números binarios, r=2 y r-1=1, así que el complemento a uno de N
es (2n -1)-N. Aquí también, 2n se representa con un número binario que consiste en
un uno seguido de n ceros. 2 n -1 es un número binario representado por n unos. Por
ejemplo, si n=4, tenemos 24 =(10000)2 y 24 -1=(1111)2. Así, el complemento a uno
de un número binario se obtiene restando cada dígito a uno. Sin embargo, al restar
dígitos binarios a 1 podemos tener 1-0=1 o bien 1-1=0, lo que hace que el bit
cambie de 0 a 1 o de 1 a 0. Por tanto, el complemento a uno de un número binario
se forma cambiando los unos a ceros y los ceros a unos. He aquí algunos ejemplos
numéricos: (Morris, 2003)

El complemento a uno de 000 es 111.

El complemento a uno de 001 es 110.

Para el complemento a 2 en nuestro trabajo se utilizó el complemento a 1 y a este

se le suma 1.(Morris, 2003)

El complemento a dos de 111 es 1000.

El complemento a dos de 110 es 0111.

como podemos observar al realizar el complemento a 2 este nos genera un acarreo

que nos va a producir una salida en la tarjeta, como podemos ver en la figura 4.4.1
tenemos nuestras tres variables el complemento a 1 y el complemento a 2
respectivamente con este último se trabajará y se realizaran su mapas de Karnaugh
para encontrar las funciones que nos ayudarán a obtener nuestro esquemático.

10
Figura 4.4.1 tablas de verdad para variables, complemento a 1 y complemento a 2

como podemos observar para obtener las cuatro funciones se necesitan 4 mapas de
Karnaugh que nos ayudarán a realzar nuestro esquemático en quartus.

empezaremos por el el acarreo o carry (C) y obtenemos el siguiente mapa

Fig.1-mapa de Karnaugh
de C

que nos da la siguiente función

F( Ā2 Ā1 Ā0 ) = Ā2 Ā1 Ā0

continuaremos con el mapa de Karnaugh de Ā2

Fig.1-mapa de Karnaugh
de Ā2

que nos da la siguiente función

F( Ā2 Ā1 Ā0 ) = Ā2A0+Ā2 A1 +A2 Ā1 Ā0

continuaremos con el mapa de Karnaugh de Ā1

11
Fig.1-mapa de Karnaugh de Ā1

que nos da la siguiente función

F( Ā2 Ā1 Ā0 ) = Ā1 A0 + A1 Ā0

y por último continuaremos con el mapa de Karnaugh de Ā0

Fig.1-mapa de Karnaugh de Ā0

que nos da la siguiente función

F( Ā2 Ā1 Ā0 ) = A0

Una vez construido los mapas de Karnaugh y obteniendo las respectivas funciones
de cada salida podemos pasar al Quartus a realizar el esquemático y así poder
asignar los pines y leds previamente dados por el profesor. observar figura 4.4.2

12
figura 4.4.2 Esquemático del complemento a 2 en Quartus

4.5.- MUX de 16 entradas a 4 salidas con 2 líneas de selección.

Para el mux, se realizó con basé a la tabla de verdad la cual se estableció
considerando las líneas de selección; como son 4 operaciones las cuales se
van a poder seleccionar, se asigna cada una a cada distinta combinación que
pueden generarse con las líneas de selección. Entonces, al elegir cada
bloque con las líneas de selección, se deben tener 4 salidas, de ese modo se
reducen las 16 entradas a cuatro salidas.

Tabla de verdad del MUX

13
Siguiendo esta tabla de verdad se conectó a cuatro entradas con la misma combinación de
líneas de selección para que así al elegir una combinación obtengamos 4 salidas
simultáneamente como se muestra en la siguiente imagen

Imagen del esquemático del MUX

14
 Conclusiones

Conclusiones de Eduardo Medina Almora: Se hace cierre del proyecto al probar la tarjeta
Dione cargada con los bloques funcionales diseñados y expuestos en el trabajo escrito; se
comprueba el sumador de bits, el comparador de magnitudes, la función A XOR B y el
complemento a 2 de A con las tablas de verdad. Al hacer el diseño del proyecto, se nos
permite reafirmar los conocimientos y dominarlos para dicho fin. Se concluye exitoso el
proyecto y con esto, también, los conocimientos adquiridos en el curso de electrónica digital
2023-I.

Conclusiones de Gustavo Antonio Martinez: Al concluir el proyecto puedo decir que me

ayudó a comprender y poder usar los conocimientos vistos en el curso, de manera que me
es posible afirmar que se cumplió el objetivo de demostrar que los conocimientos adquiridos
se dominan ya que al realizar la comprobación de las entradas y salidas con las tablas de
verdad se obtienen los resultados esperados.

Conclusión de David Jossmhar Ortiz Sánchez: Se lograron demostrar los conocimientos

abordados aprendidos durante el curso, todo esto con la ayuda de tablas de verdad,
operadores lógicos, y mapas de Karnaugh, además se logró implementar un circuito con la
ayuda del programa Quartus y la tarjeta Dione (EPM240T100C5) donde se logró
implementar una combinación de todos los operadores lógicos (Sumador A+B,
Comparador de magnitudes, A XOR B y complemento de 2 de A), en conclusión
muy buena practica que nos ayudo a entender sobre las compuertas logicas.

Conclusión de Leonardo Morales Perez

En este tipo de circuitos tuvimos crear unos bloque funcionales ya que cada uno, nos dimos
a la tarea de investigar de cada uno de como era el funcionamiento y implementar en el
programa quartus y pasarlos en tarjeta Dione.Ya que teníamos los conocimientos para
poder implementar cada unos de los bloques tuvimos que hacer un mux para realizar
tuvimos que realizar una investigación para que la tarjeta para poder ocupar cada uno de
los bloques funcionales ya que vimos que el mux si servia es ahora ponerlo en la tarje y
compraba lo que habíamos hecho este proyecto nos ayudó a desarrollar a demostrar los
conocimientos que habíamos visto en clase y resolver este tipo de problemas.

15
 Referencias
.Morris, M. (2003). DISEÑO DIGITAL. Ciudad de México: PEARSON Educación.

16