CONVERTIDORES DIGITAL-ANALÓGICO

(DAC) Y ANALÓGICO-DIGITAL (ADC)

Universidad Nacional de Misiones – Facultad de Ingeniería
Carreras: Ingeniería Electrónica e Ingeniería en Computación
Oberá – Misiones – Argentina – Año 2023
 INTRODUCCIÓN

Set-point
Circuito
ADC Digital DAC DRIVER
(Por ej. PC)

M Motor

TG
CONTROL DIGITAL DE Sensor
VELOCIDAD DE UN MOTOR Acondicionador
de Señal

Convertidor Digital-Analógico (DAC) Estos dispositivos permiten que los

circuitos digitales pueden interactuar
Convertidor Analógico-Digital (ADC) con el mundo analógico.

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 2

 CONVERTIDORES DIGITAL-ANALÓGICO (DAC)
DAC de 4 bits A B C D Vo
0 0 0 0 0V
R1 = 1KΩ Rf = 1KΩ
A 0 0 0 1 - 0,625V
MSB
R2 = 2KΩ 0 0 1 0 - 1,250V
+VCC
B _ 0 0 1 1 - 1,875V
Entrada
Digital Vo 0 1 0 0 - 2,500V
R3 = 4KΩ
C Salida 0 1 0 1 - 3,125V
+ Analógica Tensión de Salida
R4 = 8KΩ 0 1 1 0 - 3,750V
D -VCC
LSB  Rf Rf Rf Rf  0 1 1 1 - 4,375V
0 ® 0V Vo = -   VA +  VB +  VC +  VD 
1 ® 5V  R1 R2 R3 R4  1 0 0 0 - 5,000V
1 0 0 1 - 5,625V
Vo
9,375V
Fondo de 1 0 1 0 - 6,250V
Escala (F.S)
8,750V
1 0 1 1 - 6,875V
RESOLUCIÓN 1 1 0 0 - 7,500V

F.S. 1 1 0 1 - 8,125V
K=0,625V K= N
2 −1 1 1 1 0 - 8,750V
1 1 1 1 - 9,375V
2,500V K
1,875V K% =  100
0,625V
1,250V F.S.
0V 0 ® 0V
Tiempo 1 ® 5V
U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 3
 CONVERTIDORES DIGITAL-ANALÓGICO (DAC)
DAC de 4 bits con voltaje de referencia
En el DAC anterior, la exactitud de la convesión depende tanto del valor de las resistencias y como de los niveles lógicos aplicados en cada línea
de la entrada digital. Las resistencias pueden construirse con valores de buena exactitud, en cambio los niveles lógicos pueden variar si los voltajes
aplicados a A, B, C y D son proporcionados por otros circuitos digitales que se conectan a las entradas del DAC. Esto es debido que dichos
voltajes dependen del estado de carga correspondiente. Por tal motivo, para evitar el inconveniente mencionado, en los DACs se utiliza una
tensión de referencia, como se muestra en la siguiente figura.

VREF Voltaje de Referencia

de presición

R1 = 1KΩ Rf = 1KΩ
MSB
A R2 = 2KΩ +VCC
MSB

Entrada _ Cada línea de la entrada digital

Digital B Vo cierra o abre una llave a través
R3 = 4KΩ
de la cual se aplica VREF ó 0V a
Salida
+ Analógica
la entrada del DAC.
C R4 = 8KΩ
-VCC
LSB
D
LSB

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 4

 CONVERTIDORES DIGITAL-ANALÓGICO (DAC)
DAC con salida de corriente DAC con escalera R/2R
VREF Al aumentar la cantidad de bits para mejorar la resolución del DAC anterior, es
R necesario utilizar resistencias grandes y que guarden un relación exacta para
cumplir con la ponderación indicada. Esto resulta en un inconveniente para la
MSB IREF construcción de estos conversores. Para evitar esto, en los DACs comerciales se
A 2R utiliza el siguiente circuito. Rf
MSB
Entrada Digital

IREF/2
B 4R Rf
+VCC

VREF _
2R ISAL
Vo
IREF/4
C 8R +VCC Salida
MSB + Analógica
LSB
IREF/8
_ A
MSB R -VCC
D ISAL
Vo
LSB 2R
Salida
Conversor I-V
+ Analógica B

Entrada Digital
R Conversor I-V
-VCC
2R

La corriente de salida del DAC es la suma ponderada de las corrientes: C R

2R
I I I I  V
ISAL =  REF  A + REF  B + REF  C + REF  D  Con I REF = REF LSB
 1 2 4 8  R
D
LSB 2R
La salida del DAC puede convertirse a un voltaje con el amplificador
indicado, quedando:

I I I I  I I I I 
Vo= - Rf  ISAL = - Rf   REF  A + REF  B + REF  C + REF  D  ISAL =  REF  A + REF  B + REF  C + REF  D  Con IREF =
VREF
 1 2 4 8   2 4 8 16  R

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 5

 CONVERTIDORES DIGITAL-ANALÓGICO (DAC)
Convertidor AD7524 Circuito de Aplicación
Diagrama en Bloques Funcional
1KΩ

VREF VDD

10pF
15 14 16 RFB +VCC
MSB 4

DATA
OUT1 _
1
INPUTS LSB 11 Vo
Pines AD7524
12 OUT2 Salida
CS
13 2 + Analógica
WR
-VCC
Conversor I-V
Tabla para
selección de modo

Diagrama Temporal
para el ciclo de
Escritura

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 6

 CONVERTIDORES DIGITAL-ANALÓGICO (DAC)
Convertidor DAC0808 Circuito de Aplicación
Diagrama en Bloques Funcional VCC=5V
R=5KΩ
VREF Rf

13 14
MSB 5
A1 +VCC
Io
DATA
DAC0808
ISAL
_
INPUTS 4
Vo
LSB 12
A8 Salida
3 16 15 2
+ Analógica
0,1mF
-VCC
5KΩ
Conversor I-V
Pines
VEE=-15V

VREF  A1 A2 A3 A4 A5 A6 A7 A8  VREF 255

Io = -  + + + + + + +  Io FS = -
R  2 4 8 16 32 64 128 256  R 256
Fondo de Escala

VREF  A1 A2 A3 A4 A5 A6 A7 A8  Vo FS = Rf  Io FS
Vo = Rf   + + + + + + + 
R  2 4 8 16 32 64 128 256 

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 7

 CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
Proceso de digitalización de Señal Analógica

FILTRO PASA-BAJOS
(ANTIALIASING) Señal muestreada (sin retención) Señal muestreada (con retención)
R

CONVERTIDOR
C MULTIPLEXOR ANALÓGICO-DIGITAL
S
VREF+
Señal analógica CH0
VIN VREF-
CH1
C ADC
CH2

ADC: Relación Entrada/Salida CH3

MUESTREO Y
(VIN – VREF - ).(2N – 1) S0 S1 RETENCIÓN
V.D. = (SAMPLE & HOLD)
MSB LSB
VREF+ – VREF -
1 1 0 1 0 0 1 1
V.D. = Valor Digital; N = N° de bits del ADC Señal de muestreo (fm) Valor Digital

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 8

 CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
Clasificación de los ADC

PARALELO o FLASH

Rampa Digital o Escalera

REALIMENTADOS Aproximaciones Sucesivas
Convertidores AD
Sigma-Delta

Simple Rampa Analógica

INTEGRADORES
Doble Rampa Analógica

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 9

 CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
VREF = F.S.
ADC Paralelo o Flash Comparadores de Tensión

Codificador
En este convertidor, el voltaje analógico de entrada VIN es comparado con una porción del voltaje R
de prioridad
de referencia VREF. Esto es efectuado a través de 2N-1 comparadores, cuyas salidas activan las de 8 a 3 líneas
7 _
entradas de un codificador de prioridad que produce un código binario de “N” bits en su salida. V7 = VREF
8 C7 I7
Esta técnica de conversión tiene la ventaja de que es muy rápida, ya que el tiempo de conversión R +
está dado por el tiempo que se demora en efectuar la comparación (prácticamente instantáneo) y 6
V6 = VREF
_
el tiempo en codificar los niveles lógicos obtenidos en los comparadores. Pero la complejidad del 8 C6 I6 Salida Digital
circuito aumenta notablemente con el incremento en la cantidad de bits de salida del ADC. Por R
+ de 3 bits
ejemplo, para un ADC flash de 8 bits se requieren 255 comparadores, 256 resistencias para el 5
V5 = VREF
_
8 C5 I5 D2 (MSB)
divisor de voltaje y un decodificador de prioridad de 256 a 8 líneas. Otra desventaja es que a +
R
mayor cantidad de bits es mayor el consumo de energía, debido al gran número de componentes 4 _
internos que posee este ADC. V4 = VREF D1
8 C4 I4
R +
Entrada Dato digital 3
V3 = VREF
_ D0 (LSB)
Analógica de salida 8 C3 I3
R +
0 ≤ VIN ≤ V1 000 2 _
V2 = VREF
8 C2 I2
V1  VIN ≤ V2 001 +
R
V2  VIN ≤ V3 010 1
V1 = VREF
_
8 C1 I1
V3  VIN ≤ V4 011 +
R
V4  VIN ≤ V5 100 I0 E
Entrada
V5  VIN ≤ V6 101 Analógica
VIN
V6  VIN ≤ V7 110
VIN  V7 111 Habilitación

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 10

 CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
ADC de Rampa Digital o Escalera

Entrada RESOLUCIÓN:
Analógica Comparador Es la que posee el DAC.
VIN Clock
+ FDC
VREF
_ K=
2N − 1
FDC
VREF Inicio

T. DE CONVERSIÓN (tCONV):
VIN
³ VT Depende del valor analógico
de entrada. Cuanto más
Contador
VAX grande es VIN, mayor es
DAC tCONV.
VAX
CLK t CONVmax = (2 N − 1).TCLK
Reset

FDC
Salida Digital Inicio
de “N” bits tCONV
VT = Voltaje Umbral

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 11

 CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
ADC de Aproximaciones Sucesivas Lógica de funcionamiento del
ADC de Aprox. Sucesivas
INICIO

Reset SAR y
VAX
DAC VREF FDC=0

Inicia con MSB

Entrada Salida Digital

_ Bit = 1
Analógica COMP de “N” bits
VIN +
¿COMP = 0? SI
Bit = 0
Comparador (VAX>VIN?)
Registro de Reset Inicio
Aproximaciones NO
Tomar el
Sucesivas (SAR) NO ¿Se han
FDC CLK siguiente bit
revisado todos
Clock menos
los bits?
significativo
SI
FDC = 1

RESOLUCIÓN: TIEMPO DE CONVERSIÓN (tCONV):

Es la que posee el DAC.
V Independiente de VIN. FIN
K = NREF t CONV = N.TCLK
2 −1

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 12

 CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
ADC de Rampa Analógica Simple
S
Inicio

C ON (ON = “S” Abierta)

S
R OFF (OFF = “S” Cerrada)
Ve _ Comparador
-VREF Vi _ VIN
1
RC 
+ FDC
Vi Vi = - Vedt
Entrada
Analógica
Integrador +
V
VIN Vi = REF t
RC
Contador
CLK
Inicio Reset CLK
tiempo
Clock

FDC
Salida Digital tCONV
de “N” bits

El contador finaliza el conteo de pulsos de reloj, cuando la salida del integrador alcanza el voltaje de entrada VIN. Por lo tanto, el tiempo de
conversión y el valor digital de salida serán:
V RC VREF RC
Vi = VIN  REF t = VIN  t CONV = VIN nTCLK = VIN  n = VIN  Valor Digital
RC VREF RC TCLK VREF

Como puede apreciarse, tCONV depende del valor de VIN. Además, el valor digital “n” es dependiente de R, C y fCLK, por lo cual para obtener precisión
con estos ADCs, es necesario contar con un CLK bien estable y los valores de R y C no deben cambiar en el tiempo.

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 13

CONVERTIDORES ANALÓGICO-DIGITAL (ADC)
ADC de Doble Rampa Analógica

VREF S2 Reset del Reset del

Contador Contador

R1 C Inicio
Entrada
S1
Analógica T2 T2
R1 _ R S1
VIN Ve _ Comparador
T1 Vi T1
+ ON
+ -VIN S2 2N pulsos n
+ FDC OFF
Inversor Integrador _
VIN
V1 Vi = t
Vi RC
V
Vi = - REF t + V1
RC
Unidad de Contador
Inicio CLK
Control Reset CLK
Clock tiempo
FDC

E0 E1 E2
MSB LSB
Salida Digital tCONV
de “N” bits
A partir del inicio de la conversión, hay tres etapas:
- Etapa E0, Auto cero: En esta etapa C se descarga y además se resetea el contador.
VIN N
- Etapa E1, Integración de VIN: Esta etapa se inicia con la apertura de S2, el integrador posee como entrada Ve = VIN. Se V1 = 2 TCLK
hace un conteo de pulsos hasta que el contador desborda (t=2NTCLK). El voltaje alcanzado por la salida del integrador es: RC Valor Digital
- Etapa E2, Integración de VREF: Esta etapa se produce luego de que el contador desborda y cuando S1 conmuta a
VREF 2N
Ve=VREF. El voltaje de salida del integrador disminuye hasta que se hace 0V, donde se inhibe la señal de reloj al 0=- nTCLK + V1  n = VIN
contador, debido a que se hace FDC=0. El número de pulsos “n” contado es proporcional a VIN. RC VREF

14
 ADCS COMPATIBLES CON mP Y mC
Conversor ADC0804 Conversor de Aproximaciones Sucesivas de 8 bits

Esquema de Conexión Diagrama de Bloques

Características:
❑ ADC de aproximaciones sucesivas con resolución de 8 bits.
❑ Voltaje de alimentación único (VCC = +5V).
❑ Entradas analógicas diferenciales (reduce ruido en modo común).
❑ Generador de reloj “On-Chip”.
❑ Entradas y salidas compatibles con niveles TTL.
▪ Líneas de control: /CS; /RD; /WR; /INTR.
▪ Líneas de datos: DB7 – DB0.

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 15

 ADCS COMPATIBLES CON mP Y mC
Conversor ADC0804 Aplicación del ADC0804

+5V +5V Valor Digital de salida

[VIN(+) – VIN(-)].(28 – 1)
ADC0804
V.D. =
MICROPRO
VREF VIN(+)
Bus de CESADOR VREF
DB0 Datos D0

VCC
8
VIN(-) DB7 D7
VREF

+ _
VANA
_ Diagrama temporal
VREF/2 WR WR

+ CLK R RD RD
CS
INTR INT0
10kW
GND Analógico WR
CLK IN CS
150pF INTR
GND A0 A15
AGND DGND

VREF +5V VCC RD

Bus de
16
Direcciones
Hi-Z Datos
DATOS
Válidos
(DB0...DB7)
GND Digital DECODIFICADOR TCONV
FUENTE DE Inicio de Fin de
DE
ALIMENTACIÓN Conversión Conversión
DIRECCIONES
GND GND
CS: Chip Select; WR: Write; RD: Read; INTR: Interrupt

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 – Mgter. Ing. Guillermo A. Fernández 16

 ADCS COMPATIBLES CON mP Y mC
Conversor ADC0808 Conversor de Aproximaciones Sucesivas de 8 bits con multiplexor

Pinout Diagrama de Bloques

Características:
❑ ADC de aproximaciones sucesivas con resolución de 8 bits.
❑ Multiplexor analógico de 8 canales con circuito de muestreo y retención
(Sample  Hold).
❑ Voltaje de alimentación único (VCC = +5V).
❑ Referencia de voltaje diferencial (p/medic. ratiométricas).
❑ Entradas y salidas compatibles con niveles TTL.
▪ Líneas de control: START; EOC; OE; ALE; ADDR0; ADDR1; ADDR2.
▪ Líneas de datos: DB7 – DB0.

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 17

 ADCS COMPATIBLES CON mP Y mC
Conversor ADC0808 Aplicación del ADC0808

Diagrama temporal

ADDR0 56TCLK
ADDR1
ADDR2

tEOC: Tiempo de Muestreo tC: Tiempo Total de Conversión

Medición Ratiométrica:
La referencia está conectada a la tensión de
alimentación del transductor (en este ej. puente de
resistencias, celda de carga). Un cambio en la tensión
de alimentación es contrarrestado por el mismo cambio
en el proceso de conversión (o viceversa). Por lo tanto,
Valor Digital [VIN(+) – VREF(-)] . 256 el código de salida digital del ADC es inmune a las
de salida V.D. = variaciones en la fuente del transductor. Con esto, no
[VREF(+) – VREF(-)] es necesario un voltaje de referencia preciso para
lograr mediciones precisas.

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 18

 ADCS CON SALIDA A DISPLAYS
ICL7107 (TC7107) – ADC de 3½ Conversor de Doble Rampa Analógica con 3½ dígitos

Pinout Diagrama de Bloques

Displays de AC
(0,52 ó 0,56 pulg.)

Características:
❑ ADC de doble rampa analógica para 3½ dígitos ( 2000
cuentas, de 0000 a  1999) e indicación de polaridad.
❑ Voltaje de alimentación simétrico ( 5V).
❑ Generador de reloj “On-Chip”.
❑ Entradas analógicas diferenciales (reduce ruido en modo
común).
❑ Referencia de voltaje diferencial (p/medic. ratiométricas).

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 19

 ADCS CON SALIDA A DISPLAYS
ICL7107 (TC7107) – ADC de 3½ Aplicación del ICL7107

Voltímetro Diodo (1A) para limitación de corriente

(no produce caída tan variable como en
Digital una resistencia)
Signo
Displays de
Ánodo Común

20 19 17 18 15 24 10 16 23 25 13 14 9 10 11 12 7 6 8 2 3 4 5

Pol ab g f edc b a g f edc b a g f edc b a 1

+5V

A. COMMON
V+
37
TEST
TC7107 conver GND
21
GND

VREF(+)
VREF(-)
26
VINT VBUFF CAZ OSC1 OSC2 OSC3 CREF+ CREF- VIN(+) VIN(-) V- -5V
27 28 29 40 39 38 34 33 31 30 32 35 36

22K
220nF 470K 47nF 180K 100pF
100nF
20K
200mV 10 100nF

Selección 2V 1K
de Rango Ajuste de
20V 100K Fondo de
Escala
200V 1M

2000V 10M
VIN

2K

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 20

 ADCS CON SALIDA A DISPLAYS
ICL7135 – ADC de 4½ Conv. de Doble Rampa Analógica de 8 bits de 4½ dígitos (salida BCD multiplexada)

Pinout Aplicación

74LS47

Características:
❑ ADC de doble rampa analógica para 4½ dígitos ( 20000
cuentas, de 0000 a 19999) con indicación de polaridad,
sobre-rango y bajo-rango.
❑ Voltaje de alimentación simétrico ( 5V).
❑ Salida de datos en BCD multiplexada a displays.
❑ Entradas analógicas diferenciales (reduce ruido en modo
común).

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 21

 BIBLIOGRAFÍA

 R.J. Tocci; N. S. Widmer; G. L. Moss. “SISTEMAS DIGITALES, PRINCIPIOS Y

APLICACIONES”, 10 ed. Pearson Educación, México, 2007
 T.L. Floyd. “DIGITAL FUNDAMENTALS”, 9th. edition. Pearson Prentice-Hall, USA,
2006.

 S. Acha; M. A. Castro; J. Perez; M. A. Rioseras. “ELECTRÓNICA DIGITAL,

INTRODUCCIÓN A LA LÓGICA DIGITAL TEORÍA, PROBLEMAS Y SIMULACIÓN,
Alfaomega, México, 2003.

U.Na.M. – Facultad de Ingeniería – Técnicas Digitales 1 y Sistemas Digitales 22