Tema 4. Sistemas Digitales Secuenciales

TEMA 4.
SISTEMAS DIGITALES SECUENCIALES

4.0.- INTRODUCCIÓN
4.0.- INTRODUCCIÓN
4.1.- CIRCUITOS COMBINACIONALES Y SECUENCIALES.

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES.
4.3.- PROBLEMAS.

4.3.1- PROBLEMAS RESUELTOS
ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.1

TEMA 4. SISTEMAS DIGITALES SECUENCIALES
4.0.- INTRODUCCIÓN
OBJETIVOS:
Conocer todos los tipos de biestables, sus características

más significativas, su funcionamiento y modo de disparo.
Distinguir entre las entradas síncronas y asíncronas de los

biestables
Obtener e interpretar las tablas de excitación de los

biestables
Iniciarse en el diseño de los circuitos secuenciales

distinguiendo entre los circuitos síncronos y asíncronos

4.1.- CIRCUITOS COMBINACIONALES Y SECUENCIALES
CIRCUITOS SECUENCIALES
· Valores actuales entradas y además memoria:
- SÍNCRONOS
- ASÍNCRONOS
· Cronogramas:


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES
4.2.1.- PARÁMETROS
4.2.2.- TIPO RS
4.2.3.- TIPO JK
4.2.4.- TIPO D
4.2.5.- TIPO T

ELEMENTOS DE MEMORIA. BIESTABLES

· 2 ESTADOS ESTABLES
· ACTIVACIÓN POR FLANCO (SUBIDA O BAJADA)

O POR NIVEL (ALTO O BAJO)

BIESTABLES. PARÁMETROS

BIESTABLES
· ENTRADAS SÍNCRONAS-ASÍNCRONAS / SALIDAS
· CON / SIN RELOJ (SÍNCRONOS / ASÍNCRONOS)

BIESTABLE RS ASÍNCRONO
· ENTRADAS R Y S. SALIDAS Q Y /Q
· Varias configuraciones: RS-NOR, RS-NAND.
RS-NAND:

BIESTABLE RS-NOR ASÍNCRONO:
· ENTRADAS R (RESET) Y S (SET). SALIDAS Q Y /Q

· Implementado mediante puertas NOR:

BIESTABLE RS-NAND ASÍNCRONO
· ENTRADAS R (RESET) Y S (SET). SALIDAS Q Y /Q

· CONFIGURACIÓN RS-NAND
R S Qn-1 Qn
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
R S Qn
1 0 0 0
1 0 1 0 0 0 Qn-1
1 1 0 * 0 1 1
1 1 1 * 1 0 0
1 1 *
BIESTABLE RS-NAND SÍNCRONO

· Modelo con ENTRADA DE RELOJ (C)

BIESTABLE RS-NAND SÍNCRONO

· Modelo con ENTRADAS ASÍNCRONAS (PR) Y (CL):
SON PRIORITARIAS !!!

BIESTABLE RS-NAND

· CRONOGRAMA

BIESTABLE RS-NAND

· CRONOGRAMA

BIESTABLE RS-NAND

· CRONOGRAMA

BIESTABLE JK SÍNCRONO
· ENTRADAS J Y K. SALIDAS Q Y /Q
J K Qn-1 Qn
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
J K Qn
1 0 0 1
0 0 Qn-1
1 0 1 1 0 1 0
1 1 0 1 1 0 1
1 1 1 0 1 1 /Qn-1

· ENTRADAS ASÍNCRONAS PRESET Y CLEAR

· CRONOGRAMAS (ENTRADAS SÍNCRONAS)

BIESTABLE JK
· CRONOGRAMAS (ENTRADAS SÍNCRONAS-ASÍNCRONAS)

BIESTABLE JK
· Posibilidad de obtener BIESTABLES A PARTIR DE OTROS

TIPOS

· OBTENER JK A PARTIR DE RS

BIESTABLE JK MAESTRO-SEGUIDOR (MAESTRO-ESCLAVO)
· SOLUCIONA POSIBLE PROBLEMA INESTABILIDAD (R = S = 1)
· AÍSLA ETAPA ENTRADA - SALIDA

BIESTABLE JK MAESTRO-SEGUIDOR (MAESTRO-ESCLAVO)
· RELOJ A NIVEL BAJO: MAESTRO INACTIVO, AISLADA SALIDA

· RELOJ A NIVEL ALTO: MAESTRO ACTIVO, SEGUIDOR BLOQUEADO,
REALIMENTACIONES NO AFECTAN
· RELOJ A NIVEL BAJO: SEGUIDOR SACA SALIDA MAESTRO, AISLADO

BIESTABLE D

· D: DELAY (RETARDO)
· UNA ÚNICA ENTRADA (D)
· SALIDA ES LA ENTRADA EN EL INSTANTE ANTERIOR
· ELEMENTO DE ALMACENAMIENTO (MEMORIA)
D Qn
0 0
1 1

BIESTABLE D

· D: DELAY (RETARDO)
· SALIDA ES LA ENTRADA EN EL INSTANTE ANTERIOR

BIESTABLE D ASÍNCRONO

· CRONOGRAMAS
· SALIDA SIGUE ENTRADA, CONFIGURACIÓN POCO ÚTIL

BIESTABLE D SÍNCRONO

· CRONOGRAMAS
· CONFIGURACIÓN ADECUADA

BIESTABLE T

· T: TOGGLE (CAMBIO)

· UNA ÚNICA ENTRADA (T)

· LA SALIDA CAMBIA AL ACTIVAR LA ENTRADA
T Qn+1
0 Qn
1 /Qn

TABLAS DE EXCITACIÓN DE LOS BIESTABLES
Qn Qn+1 S R
0 0 0 -
0 1 1 0
1 0 0 1
1 1 - 0
Qn Qn+1 J K
0 0 0 -
0 1 1 -
1 0 - 1
1 1 - 0

TABLAS DE EXCITACIÓN DE LOS BIESTABLES
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
Qn Qn+1 T
0 0 0
0 1 1
1 0 1
1 1 0

RESUMEN TABLA DE EXCITACIÓN DE LOS BIESTABLES


BIBLIOGRAFÍA
Sistemas digitales : principios y aplicaciones 10ª ed.

Autor: Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss.
Editorial: México : Pearson Educación, 2007
Fundamentos de sistemas digitales. Edición: 11ª ed.

Autor: Thomas L. Floyd. Editorial: Madrid: Pearson
Educación, 2016
Problemas resueltos de circuitos lógicos. Autor: Raquel

Cervigón Abad. Editorial: UCLM Cuenca, 2010.
https://books.google.es
Problemas resueltos de electrónica digital. Autor: Javier

García Zubía. Editorial: Madrid [etc.]: Thomson, 2004

Tema 4. Sistemas Digitales Secuenciales

Cargado por

Copyright:

Formatos disponibles

Tema 4. Sistemas Digitales Secuenciales

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 4. Sistemas Digitales Secuenciales

Cargado por

Copyright:

Formatos disponibles

TEMA 4.

SISTEMAS DIGITALES SECUENCIALES

4.1.- CIRCUITOS COMBINACIONALES Y SECUENCIALES.

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.1

Conocer todos los tipos de biestables, sus características

Distinguir entre las entradas síncronas y asíncronas de los

Obtener e interpretar las tablas de excitación de los

Iniciarse en el diseño de los circuitos secuenciales

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.2

· Valores actuales entradas y además memoria:

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.3

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.4

ELEMENTOS DE MEMORIA. BIESTABLES

· ACTIVACIÓN POR FLANCO (SUBIDA O BAJADA)

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.5

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.6

· ENTRADAS SÍNCRONAS-ASÍNCRONAS / SALIDAS

· CON / SIN RELOJ (SÍNCRONOS / ASÍNCRONOS)

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.7

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.8

BIESTABLE RS-NOR ASÍNCRONO:

· ENTRADAS R (RESET) Y S (SET). SALIDAS Q Y /Q

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.9

BIESTABLE RS-NAND ASÍNCRONO

· ENTRADAS R (RESET) Y S (SET). SALIDAS Q Y /Q

BIESTABLE RS-NAND SÍNCRONO

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.11

BIESTABLE RS-NAND SÍNCRONO

SON PRIORITARIAS !!!

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.12

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.13

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.14

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.15

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.16

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.17

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.18

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.19

· Posibilidad de obtener BIESTABLES A PARTIR DE OTROS

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.20

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.21

BIESTABLE JK MAESTRO-SEGUIDOR (MAESTRO-ESCLAVO)

· SOLUCIONA POSIBLE PROBLEMA INESTABILIDAD (R = S = 1)

· AÍSLA ETAPA ENTRADA - SALIDA

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.22

BIESTABLE JK MAESTRO-SEGUIDOR (MAESTRO-ESCLAVO)

· RELOJ A NIVEL BAJO: MAESTRO INACTIVO, AISLADA SALIDA

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.23

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.24

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.25

· SALIDA SIGUE ENTRADA, CONFIGURACIÓN POCO ÚTIL

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.26

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.27

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.28

TABLAS DE EXCITACIÓN DE LOS BIESTABLES

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.29

TABLAS DE EXCITACIÓN DE LOS BIESTABLES

ANTONIO ABARCA ÁLVAREZ ELECTRÓNICA DIGITAL 4.30

RESUMEN TABLA DE EXCITACIÓN DE LOS BIESTABLES