Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 67 vistas

    Reporte Multiplicador

    Cargado por

    Isaac Luna
    Este documento describe la implementación de un multiplicador binario de 3 bits en VHDL. Se explica el proceso de multiplicación binaria y se muestra el código VHDL del multiplicador. Luego, se programan los puertos de entrada y salida en la FPGA y se prueba el diseño multiplicando diferentes números binarios, verificando los resultados tanto en la simulación como en la FPGA. Finalmente, los autores concluyen que entender la multiplicación binaria como suma consecutiva facilita su implementación en una FPGA.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Reporte Multiplicador

    Cargado por

    Isaac Luna
    67 vistas4 páginas
    Este documento describe la implementación de un multiplicador binario de 3 bits en VHDL. Se explica el proceso de multiplicación binaria y se muestra el código VHDL del multiplicador. Luego, se programan los puertos de entrada y salida en la FPGA y se prueba el diseño multiplicando diferentes números binarios, verificando los resultados tanto en la simulación como en la FPGA. Finalmente, los autores concluyen que entender la multiplicación binaria como suma consecutiva facilita su implementación en una FPGA.

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento describe la implementación de un multiplicador binario de 3 bits en VHDL. Se explica el proceso de multiplicación binaria y se muestra el código VHDL del multiplicador. Luego, se programan los puertos de entrada y salida en la FPGA y se prueba el diseño multiplicando diferentes números binarios, verificando los resultados tanto en la simulación como en la FPGA. Finalmente, los autores concluyen que entender la multiplicación binaria como suma consecutiva facilita su implementación en una FPGA.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    67 vistas4 páginas

    Reporte Multiplicador

    Cargado por

    Isaac Luna
    Este documento describe la implementación de un multiplicador binario de 3 bits en VHDL. Se explica el proceso de multiplicación binaria y se muestra el código VHDL del multiplicador. Luego, se programan los puertos de entrada y salida en la FPGA y se prueba el diseño multiplicando diferentes números binarios, verificando los resultados tanto en la simulación como en la FPGA. Finalmente, los autores concluyen que entender la multiplicación binaria como suma consecutiva facilita su implementación en una FPGA.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 4

    1

    Practica Multiplicador (02 noviembre 2022)

    Emanuel Sandoval Muñoz, Gerardo Isaac Luna Rodarte

    Resumen— En esta practica implementamos el multiplicador


    binario de 2 números, para ello, como en las recientes prácticas,
    programamos su código en VDHL, los simulamos y después lo
    implementamos en la FPGA.

    Figure 1: Representación de multiplicador de 3 bits


    I. INTRODUCCIÓN
    B) Programación en VHDL
    La multiplicación de números binarios se realiza de la
    misma forma que con números decimales, es decir, multiplica
    números de derecha a izquierda y multiplica cada dígito de un
    número por cada dígito del otro número, y los suma.
    En otras palabras, el multiplicando se multiplica por cada
    bit del multiplicador, empezando desde el bit menos
    significativo. Cada multiplicación de esta manera produce un
    producto parcial.
    Los productos parciales sucesivos se corren una posición a
    la izquierda. El producto final se obtiene de la suma de los
    productos parciales.
    Además, por cada desplazamiento a la izquierda del dígito
    del multiplicador, se debe agregar un cero adicional al
    producto.
    Aquí tenemos un ejemplo de multiplicador binario de dos
    bits por dos bits: Figure 2: Código en VHDL del multiplicador de 3 bits

    II. DESARROLLO DE LA PRACTICA

    A) Multiplicador de 3 bits
    Para generar un multiplicador primero se tiene que saber que
    un el multiplicando se multiplica por cada bit
    del multiplicador, empezando desde el bit menos significativo.
    Cada multiplicación de esta manera produce un producto
    parcial. Figure 3: Continuación del código
    Un multiplicador de dos números de 3 bits. Tendrá dos
    entradas A y B, que podrán tomar los valores del 0 al 7. El
    resultado se mostrará en 6 leds, que tomara como mínimo
    valor 0, y como máximo valor 49.
    2

    Figure 4: Continuación 2 del código

    Figure 7: Programacion aceptada en FPGA

    D) Pruebas con la simulación y FPGA

    Para la multiplicación de 6 (en binario 110) por 2 (en binario


    Figure 5: Parte final del código 010).

    Para este código se realizaron estancias del sumador completo


    y del medio sumador para a completar la multiplicación de 3
    bits siguiendo el esquema de la figura 1, se utilizaron 6
    entradas, 6 salidas, y 13 señales.

    C) Programación de puertos para tarjeta FPGA Figure 8:Simulación multiplicacion 6 por 2

    Figure 6: Puertos FPGA

    Figure 9: Multiplicacion 6 por 2 en FPGA


    3

    Para la multiplicación de 4 (en binario 100) por 4.

    Figure 12: Simulacion ultiplicacion 6 por 5

    Figure 10: Simulación multiplicacion 4 por 4

    Figure 13: Multiplicacion 6 por 5 en FPGA

    Para la multiplicación de 5 (en binario 101) por 5.

    Figure 11: Multiplicacion 4 por 4 en FPGA

    Para la multiplicacion de 6 (en binario 110) por 5 en binario


    (101).

    Figure 14: Simulacion Multiplicacion 5 por 5


    4

    Figure 17: Multiplicación 3 por 2 en FPGA


    Figure 15: Multiplicacion 5 por 5 en FPGA

    Para la multiplicación de 3 (en binario 011) por 2 (en binario


    010).

    Figure 18: Respuestas de multiplicación en binario

    III. CONCLUSIONES

    Conclusión Emanuel Sandoval Muñoz.


    Es fácil entender que la multiplicación binaria es una suma
    consecutiva de n bits. Ante lo anteriormente dicho y
    entendiendo que las FPGAs son maquinas muy potentes que
    pretenden resolver problemas complejos, podemos dejar de
    Figure 16: Simulación multiplicacion de 2 por 3 lado la idea de los mapas de karnaugh ya que entendiendo el
    concepto de la multiplicación se facilita la construcción de la
    expresión lógica de forma más sencilla, ósea que es mas es
    más fácil agregar sumas que funciones booleanas extensas.

    Conclusión Gerardo Isaac Luna Rodarte


    La multiplicación binaria es una operación relativamente fácil.
    Ya que al igual que la suma y como estamos aprendiendo a lo
    largo del curso, en lugar de lidiar con muchos números, solo
    debemos asegurarnos de establecer el 1 o el 0 en los lugares
    correctos. Para realizar una multiplicación binaria sin
    problema, necesitamos primordialmente entender cómo
    funciona la suma con números binarios y seguir el mismo
    proceso de multiplicación y suma que usaríamos con números
    decimales. Es por esta razón que debemos asegurarnos de estar
    muy familiarizados con la suma binarias.

    También podría gustarte