Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 280 vistas

    Analizar La Testabilidad de La Función Lógica Dada

    Cargado por

    YAIR ROBERTO MALASQUEZ VILCHEZ
    Este documento describe cómo analizar la testabilidad de funciones lógicas usando modelos de fallas como stuck-open y stuck-on. Proporciona vectores de inicialización y test para detectar fallas en transistores tipo N y P usando simulaciones en Microwind. Para cada función lógica y tipo de transistor, se diseña el circuito CMOS, y se especifican los vectores para inicializar y comprobar las fallas stuck-open y stuck-on.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    Analizar La Testabilidad de La Función Lógica Dada

    Cargado por

    YAIR ROBERTO MALASQUEZ VILCHEZ
    280 vistas8 páginas
    Este documento describe cómo analizar la testabilidad de funciones lógicas usando modelos de fallas como stuck-open y stuck-on. Proporciona vectores de inicialización y test para detectar fallas en transistores tipo N y P usando simulaciones en Microwind. Para cada función lógica y tipo de transistor, se diseña el circuito CMOS, y se especifican los vectores para inicializar y comprobar las fallas stuck-open y stuck-on.

    Título original

    Analizar la testabilidad de la función lógica dada

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento describe cómo analizar la testabilidad de funciones lógicas usando modelos de fallas como stuck-open y stuck-on. Proporciona vectores de inicialización y test para detectar fallas en transistores tipo N y P usando simulaciones en Microwind. Para cada función lógica y tipo de transistor, se diseña el circuito CMOS, y se especifican los vectores para inicializar y comprobar las fallas stuck-open y stuck-on.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    280 vistas8 páginas

    Analizar La Testabilidad de La Función Lógica Dada

    Cargado por

    YAIR ROBERTO MALASQUEZ VILCHEZ
    Este documento describe cómo analizar la testabilidad de funciones lógicas usando modelos de fallas como stuck-open y stuck-on. Proporciona vectores de inicialización y test para detectar fallas en transistores tipo N y P usando simulaciones en Microwind. Para cada función lógica y tipo de transistor, se diseña el circuito CMOS, y se especifican los vectores para inicializar y comprobar las fallas stuck-open y stuck-on.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 8

    1) Analizar la testabilidad de la función lógica dada, usar directamente los modelos

    indicados.

    a) Diseñar el circuito de transistores en lógica CMOS estática.

    b) Para el modelo Stuck-Open, hallar los vectores de inicialización y de test, en caso de


    falla del TRANSISTOR TIPO N de la entrada a.

    Para el caso del transistor tipo N de la entrada a.

    Fallo S-OPEN
    Vector de inicialización: < x 1 , x 2 , x 3 , x 4 > = <0, 0, 0, 1> para que en la salida F = 1.

    Vector de test: < x 1 , x 2 , x 3 , x 4 > = <1, 0, 0, 1> por lo que si F=1 existe fallo S-OPEN si F=0 no hay
    fallo S-OPEN en el transistor.
    SIMULAMOS

    PASAMOS AL MICROWIND CON EL FALLO S-OPEN


    La salida se mantiene en 1 por lo que simula el fallo S-OPEN

    c) Para el modelo Stuck-On, hallar los vectores de test y hacer el monitoreo de corriente,
    en caso de falla del TRANSISTOR TIPO P de la entrada a.

    Fallo S-ON
    Vector de inicialización: < x 1 , x 2 , x 3 , x 4 > = <d, d, d, 1> para que en la salida F = 1.

    Vector de test: < x 1 , x 2 , x 3 , x 4 > = <1, 0, 0, 1> por lo que si F=1 existe fallo S-OPEN si F=0 no hay
    fallo S-OPEN en el transistor.

    SIMULAMOS

    PASAMOS AL MICROWIND CON EL ERROR


    SIMULAMOS EL FALLO

    Como vemos la salida no cambia lo que es comprueba un fallo S-ON

    2) Analizar la testabilidad para la red-N de la función lógica dada, usar los modelos
    indicados.

    a) Diseñar el circuito de transistores en lógica CMOS estática.


    b) Para el modelo Stuck-Open, hallar los vectores de inicialización y de test, en caso de
    falla del TRANSISTOR TIPO N de la entrada a.

    Fallo S-OPEN
    Vector de inicialización: < x 1 , x 2 , x 3 , x 4 > = <d, d, d, d> y φ = 0 para que en la salida F = 1.

    Vector de test: < x 1 , x 2 , x 3 , x 4 > = <1, 0, 0, 1> φ = 1 por lo que si F=1 existe fallo S-OPEN si F=0
    no hay fallo S-OPEN en el transistor.

    SIMULAMOS

    PASAMOS AL MICROWIND CON EL ERROR


    Como vemos la salida se mantiene en uno cuando le pasamos el vector de test por lo
    que simula el fallo S-OPEN

    c) Para el modelo Stuck-On, hallar los vectores de inicialización y de test, en caso


    de falla del TRANSISTOR TIPO N de la entrada d. Indique la condición de φ.
    Fallo S-ON
    Vector de inicialización: < x 1 , x 2 , x 3 , x 4 > = <d, d, d, d> y φ = 0 para que en la salida F = 1.

    Vector de test: < x 1 , x 2 , x 3 , x 4 > = <0, 0, 0, 1> φ = 1 por lo que si F=1 existe fallo S-OPEN si F=0
    no hay fallo S-OPEN en el transistor.

    SIMULAMOS
    PASAMOS AL MICROWIND CON EL ERROR

    Como vemos cuando el φ cambia de 0 a 1 la salida cambia de 1 a 0 lo que denota un


    fallo S-ON en el transistor

    También podría gustarte