InstitutoTecnologico Superior

de Comalcalco
Materia:
ELECTRONICA DIGITAL
Profesor:
TOMAS HERNANDEZ LOPEZ
Alumno:
Sanchez Dominguez Alonso Emmanuel
TE180746
Comalcalco, Tabasco a 16/2/2021
Carrera:
Ingenieria Mecatronica
 ¿Qué es una familia lógica?
Los diferentes tipos de dispositivos lógicos se clasifican en "familias", de las cuales, las más
importantes son la familia TTL y la familia CMOS. Estas familas son: TTL (Transistor-Transistor Logic),
hecha con transistores bipolares. CMOS (Complementary Metal Oxide Semiconductor) hecha con
MOSFETs.

Familias Lógicas
La posibilidad de que tengamos un solo proceso de fabricación COM el montaje de muchos
componentes ya conectada, así obteniendo el circuito integrado proporcionado un enorme
desarrollo para electrónica digital. Así, los fabricantes han establecido familias de componentes
(circuitos integrados) que reunirían en su interior un número de elementos interconectados con el
que contaba con una variedad de funciones lógicas, flip- flops y muchos otros circuitos útiles
electrónica digital.

Una familia de circuitos integrados digitales se compone de una serie de tipos, correspondientes a
funciones, flip- flops y otros dispositivos que se estudiarán con características compatibles para que
pueda ser alimentados por una fuente común y conectados directamente sin la necesita de muchos
elementos externos y en algunos casos, ninguno.

Reuniendo estos componentes de la misma familia puede diseñar diferentes circuitos digitales, tales
como contadores, cronómetros, calculadoras, computadoras, máquinas de control y
automatización etcétera.

Actualmente contamos con dos familias básicas que son ampliamente utilizadas en los proyectos,
dados su bajo costo y la facilidad con la cual podemos obtener comercio especializado de las
diferentes funciones existentes.

En la figura 1 es un ejemplo de circuito integrado de una familia lógica digital muy común en la
envoltura de DIL (más común). Este componente recoge en su interior 4 lógicas puertos de tipo
NAND que se puede utilizar independientemente y pueden estar entrelazados en una aplicación
donde sea necesario. Integrado que cientos o incluso miles de puertas y otras funciones, hoy están
disponibles para proyectos más complejos.
 La familia TTL
El nombre TTL proviene de Transistor – Transistor - Logic, que es la familia más popular por su bajo
costo, buena velocidad y bajo consumo. Los integrados de la familia TTL deben suministrarse a una
tensión de 5 V. Admite una tolerancia los lleva a un funcionamiento normal con tensiones entre 4,5
y 5,5 volts. Los transistores utilizados en TTL integrado son do tipo multi-emisor, como se muestra
en la figura 2.

Cada emisor funciona como un diodo, lo que proporciona un aislamiento de la entrada en relación
con el circuito. Por lo tanto, dos circuitos, uno para cada entrada TTL, no tienen ningún tipo de
interacción. Existen varias subfamilias TTL, que son variaciones con diferentes características cuanto
a velocidad y consumo. Así tenemos el TTL de alta velocidad operando a velocidades mayores, pero
también requiere más energía para funcionar. Por otro lado, el TTL de baja velocidad (velocidad
baja) funciona más lentamente, pero características de muy bajo consumo de energía.

En informática tenemos Low- Power Schottky que es caracterizada por alta velocidad y bajo
consumo de energía, es totalmente compatible con los circuitos internos de la mayoría de los
microprocesadores y microcontroladores. Esta subfamilia se utiliza en interfaces y shields.

En la figura 3 tenemos una puerta NAND típica TTL donde podemos analizar su funcionamiento. Los
otros son bastante similares. Observamos en la entrada el transistor multi- emisor, que en este caso
tiene dos porque hay dos entradas.

Este paso alimenta un inversor de fase con otro transistor, que excita por su tiempo, una etapa de
mayor potencia etapa con dos transistores en serie. Las características eléctricas de los circuitos TTL
de entrada y salidas son las que más interesan en el desarrollo de cualquier proyecto.
Nivel LO

¿Qué tensiones los integrados TTL integrados interpretan como un 0 o 1? Este conocimiento es
esencial en cualquier proyecto. Las tensiones entre 0 y 0,8 V son interpretadas seguramente como
LO. El valor 0.8 V se representa por VEL.

Nivel HI

La tensión más baja que puede ser interpretada como HI es de 2.4 V, para que valores entre 2,4 y 5
V se sienten como Hl o 1 por el TTL.

Podemos dibujar un gráfico en que tenemos dos fajas distintas para el integrado TTL (ver figura 4).

Las tensiones fuera de este rango están prohibidas para el TTL integrado, porque no podemos
garantizar que son interpretadas por 0 o 1. Lo que hemos visto es la característica de transferencia
de un TTL.

En la salida de cada integrado podemos asegurar que los niveles de señal en LO y HI también
estarán en esta faja, que también garantiza la posibilidad de interconectar varios integrados. Cabe
en este punto definir qué es cargabilidad o el fan- out.

En un integrado TTL de salida tiene un nivel de voltaje de HI, decir alrededor de 4 V, hasta el
momento en que conectamos a una salida TTL la entrada de otros puertas que "cargan” el circuito
de manera a reducir la tensión (vea figura 5).
El resultado es que esta tensión puede caer por debajo del límite de la faja en la que el integrado
juega la tensión como "1", causando que el sistema va una operación errática. Hay un límite a la
cantidad de entradas que podemos llamar a una salida TTL y se llama fan- out. Un integrado TTL
(estándar) puede excitar 10 entradas TTL normales.

Damos a Seguir una tabla importante que muestra las capacidades de "fan- out" de varias
subfamilias TTL cruzadas.

TTL normal:

• puede excitar 10 entradas TTL normales

• puede excitar 40 entradas de TTL low- power
• puede excitar 6 entradas de TTL high- power
• puede excitar 20 entradas de low- power Schottky
• puede excitar 6 entradas de TTL Schottky

TTL low- power:

• puede excitar 2 entradas de TTL normal

• puede excitar 10 entradas de TTL low- power
• puede excitar 1 entrada de TTL high- power
• puede excitar 1 entrada de TTL Schottky
• puede excitar 5 entradas de TTL low- power Schottky

TTL High- power:

• puede excitar 12 entradas de TTL normal

• puede excitar 40 entradas de low- power TTL
• puede excitar 10 entradas de TTL High- power
• puede excitar 10 entradas de TTL Schottky
• puede excitar 40 entradas de TTL low- power Schottky

TTL Schottky:

• puede excitar 12 entradas de TTL normal

• puede excitar 40 entradas de TTL low- power
• puede excitar 10 entradas de TTL high- power
• puede excitar 10 entradas de TTL Schottky
• puede excitar 40 entradas de TTL low- power Schottky

TTL Low- power Schottky:

• puede excitar pode excitar 5 entradas de TTL normal

• puede excitar 20 entradas de TTL low power
• puede excitar 4 entradas de TTL High power
• puede excitar. 4 entradas de TTL Schottky
• puede excitar 10 entradas de TTL low power Schottky
También importante es saber, en la familia TTL normal, cuáles son las corrientes que tenemos en
las entradas de excitación y que obtenemos en las salidas: así, un TTL normal proporciona en su
salida una corriente máxima de 16 mA, mientras que su entrada necesita una corriente de al
menos 1,6 mA a ser excitada. La serie TTL normal integrada desde tipo 7400. Todos los demás
empiezan con la numeración "74". También hay una variante militar de esta serie que es la 5400.

Integrado de las subfamilias tiene letras adicionales en los tipos que indican cuál de ellos
pertenecen. Así que tenemos:

• High- power - 74H00

• Low- power - 74L00
• Schottky - 74S00
• Low- power Schottky - 74LS00
 Familia CMOS
La familia lógica de MOS complementarios está caracterizada por su bajo consumo. Es la más
reciente de todas las grandes familias y la única cuyos componentes se construyen mediante el
proceso MOS. El elemento básico de la CMOS es un inversor. Los transistores CMOS tienen
características que los diferencian notablemente de los bipolares:

Bajo consumo, puesto que una puerta CMOS sólo consume 0,01 mW en condiciones estáticas
(cuando no cambia el nivel). Si opera con frecuencias elevadas comprendidas entre 5 y 10 MHz, el
consumo es de 10 mw. Los circuitos CMOS poseen una elevada inmunidad al ruido, normalmente
sobre el 30 y el 45 % del nivel lógico entre el estado 1 y el 0. Este margen alto sólo es comparable
con el de la familia HTL.

Las desventajas que sobresalen en la familia CMOS son su baja velocidad, con un retardo típico de
25 a 50 ns o más, especialmente cuando la puerta tiene como carga un elemento capacitivo;
también hay que citar que el proceso de fabricación es más caro y complejo y, finalmente, la
dificultad del acoplamiento de esta familia con las restantes. Una característica muy importante de
la familia CMOS es la que se refiere al margen de tensiones de alimentación, que abarca desde los
3 a los 15 V, lo que permite la conexión directa de los componentes de dicha familia con los de la
TTL, cuando se alimenta con 5 V a los circuitos integrados CMOS.

La serie 4000 de circuitos integrados CMOS es muy popular y consta, entre otros, de los siguientes
modelos.

• 4000 dos puertas NOR de 3 entradas y un inversor.

• 4001 4 puertas NOR de 2 entradas.
• 4002 2 puertas NOR de 4 entradas.
• 4011 4 puertas NAND de 2 entradas.
• 4012 2 puertas NAND de 4 entradas.
• 4013 2 biestables tipo D.
• 4015 2 registros de desplazamiento de 4 bits.
• 4017 divisor-contador de décadas con 10 salidas.
• 4020 contador binario de 14 etapas.
• 4023 3 puertas NAND de 3 entradas.
• 4025 3 puertas NOR de 3 entradas.
• 4027 2 biestables J-K.
• 4028 decodificador BCD/decimal.
• 4035 registro de desplazamiento con entrada serie/paralelo y salida paralela.
• 4042 4 registros D.
• 4043 4 RS con puertas NOR.
• 4044 4 RS con puertas NAND.
• 4049 6 buffer inversores.
• 4051 multiplexor/de multiplexor analógico de 8 canales.
• 4052 2 multiplexores/de multiplexores de 4 canales.
• 4068 una puerta NAND de 8 entradas.
• 4069 6 inversores.
 • 4070 4 puertas EOR de 2 entradas.
• 4071 4 puertas OR de 2 entradas.
• 4072 2 puertas OR de 4 entradas.
• 4081 4 puertas AND de 2 entradas.

Dentro de la familia CMOS, se ha citado la serie 4000, que se caracteriza por tener una tensión de
alimentación de 3 a 18 V, un consumo por puerta de 2,5 nW y un tiempo de propagación por puerta
de 40 ns. En el mismo grupo hay dos subfamilias, cada vez más empleadas, que son:

• HCMOS (CMOS de Alta Velocidad), con tensión de alimentación entre 2 y 6 V, consumo de

2,5 nW y tiempo de retraso de 9 ns. Es la serie 74HC.
• HCMOS (CMOS de alta velocidad y compatible con TTL), con tensión de alimentación de 5
V, consumo de 2,5 nW y tiempo de retraso por puerta de 9 ns. Es la serie 74HCT.

Así como cuando se trabaja con puertas TTL si una entrada no utilizada se deja sin polarizar actúa
como entrada con nivel alto, en las de tecnología CMOS se deben de unir directamente a la
alimentación o a masa, según se desee se comporten con nivel alto o bajo, respectivamente

A continuación, se exponen los valores más relevantes de los parámetros de la familia CMOS,
alimentada a 5 V, y los de la TTL.

• FAMILIA TTL C-MOS

Alimentación + (voltios) +5 +3 a +15

• FAN-OUT 10 50

Inmunidad al ruido (v) 0,4 1

Máx. Frecuencia (MHz) 35 10

Margen de ruido

El ruido es un tema de vital importancia, que se debe tener presente en el diseño de sistemas
electrónicos, tanto analógicos como digitales. En muchas ocasiones, el ruido es fuente de problemas
para el diseñador, ya que no es fácil conocer el origen del mismo y sus efectos sobre el equipo o
sistema diseñado.

Se entiende por ruido toda perturbación no voluntaria que pueda modificar de forma inadecuada
los niveles de salida de un integrado, es decir, que aparezca en una salida un nivel de tensión alto
cuando debería ser bajo o viceversa. Las fuentes de ruido más importantes suelen ser:

• Ruido ambiental, radiado en las cercanías del sistema digital.

• Ruido exterior al sistema digital, que se acopla por la fuente de alimentación.
• Picos en la alimentación provocados por cambios bruscos de consumo.
• Ruido acoplado en conexiones o- líneas cercanas.
• Ruido producido por reflexiones y oscilaciones en líneas mal adaptadas.
• Los tipos de acoplo entre las fuentes de ruido y el circuito susceptible a él son:
• Acoplo por impedancia común.
• Acoplo magnético o inductivo.
• Acoplo electrostático
• Acoplo por radiación

El ruido se puede presentar en un sistema digital de dos formas:

Como una tensión de variación aleatoria, pero con una cierta componente continua (o pulsos de
larga duración) que se suma algebraicamente a los niveles de las tensiones del circuito sacando a
éstas de sus márgenes permitidos Este tipo de ruido se denomina ruido en continua (D. C.) o
analógico. Como impulsos de menor duración que, según su amplitud, pueden ser interpretados
como niveles altos o como bajos. Este tipo de ruido, cuyo camino de acoplo suele ser capacitivo, se
denomina ruido en alterna (A. C.). En determinados casos, cuando el nivel de ruido es del orden de
magnitud de la señal eléctrica, esta puede llegar a ser enmascarada con él con-siguiente mal
funcionamiento del circuito, como veremos a continuación:

Supongamos que a la salida de la puerta A, hay un "0" lógico, esto significa que la tensión en ese
punto puede ser cualquier valor comprendido entre 0 y +1 Voltio, como a la entrada de la puerta B
cualquier valor comprendido entre 0 y +1,5 Voltios.

Lo interpreta como "0" lógico estaría dentro del margen de seguridad, pero si la puerta A generase
una cantidad de ruido mayor a 0,5 Voltios, o la entrada a la puerta B lo captase, significaría esto que
la entrada de la puerta B se encontraría con una tensión mayor de +1,5 Voltios que es la VIL máx.
que nos garantiza el buen funcionamiento del circuito; luego podemos decir que el margen de ruido
permitido (en las peores condiciones) es de 0,5 V. O lo que es lo mismo, la inmunidad al ruido para
niveles bajos es de 0,5 V.

Como el ruido puede hacer que la señal eléctrica aumente o disminuya su valor como indica la figura
anterior para un nivel alto de salida en la puerta A de +3 V está dentro del margen de entrada
aceptado por la puerta B no estaría garantizado, por lo que igualmente la inmunidad al ruido a nivel
alto sería también 0,5 V.
Resumiendo, podemos decir que los márgenes entre VOLmax, VILmax por un lado y VOHmin,
VIHmin por otro han de ser lo más grande posible al objeto de que un circuito sea lo más inmune
posible al ruido y tenga las máximas garantías de funcionamiento.

Función de Transferencia

La función de transferencia de tecnología CMOS se aproxima más a la ideal en comparación con la

tecnologia TTL. Entre las razones más importantes se encuentran los estados bajo (0) y alto (1) sin
carga, el umbral de conmutación y el margen de transición nulo.

Características de Entrada

Los estados en los niveles de tensión de entrada y salida se explicaron en la lección 1. En la familia
TTL los niveles lógicos bajos son más importantes que los niveles altos.

Características de Salida

Las entradas de las compuertas CMOS nunca deben dejarse flotantes. La estructura de entrada de
un elemento TTL contiene una resistencia que proporciona un camino a Vss. La estructura de los
dispositivos CMOS no contiene la resistencia y tiene una impedancia de entrada extremadamente
alta. Por la anterior, un ruido pequeño hace que la entrada sea baja ó alta. En el caso de un ruido
entre el nivel lógico 0 y 1, los dos transistores de entrada pueden estar en conducción y puede
circular una corriente excesiva

Cargabilidad de Salida (Fan-Out)

La cargabilidad se puede establecer de acuerdo a número máximo de cargas que se pueden conectar
a la salida de una compuerta, para una tensión de salida a nivel bajo de 0.3 V (VOL= 0.3 V). La
referencia 4000B tiene un fan - out menor en comparación a la familia TTL estándar.

Disipación de Potencia

Por razones económicas predominan los dispositivos de baja disipación de potencia. La diferencia
de potencia CMOS es un millón de veces menor a la familia TTL.
 Familia lógica DTL
Familia Lógica DTL. Familia Lógica DTL está compuesta por diodos y transistores básicamente. La
función lógica es realizada por la combinación de diodos a la entrada y el transistor inversor a la
salida, de ahí su nombre (Diodo, Transistor, Lógica).

Funcionalidad de las DTL

Cuando cualquiera de sus entradas está en nivel bajo el transistor de salida pasa al corte y la tensión
de su colector pasa a nivel alto. Sólo cuando todas las entradas están a nivel alto, conducirá el
transistor y la tensión de su colector será baja. Esta puerta realiza la función NAND en lógica positiva,
y la NOR en lógica negativa.

Modificación de la Puerta DTL

Estas puertas se pueden mejorar todavía más si se sustituye el diodo D por un transistor Q2, tal
como se indica en la ilustración siguiente. Cuando Q2 está conduciendo se encuentra en su región
activa y no en saturación. Esta conclusión se obtiene a partir del hecho de que en la resistencia R2
la corriente está en la dirección de la polarización inversa de la unión del colector del transistor Q2.
Como la corriente del emisor de este transistor alimenta la corriente de base de Q1, éste está
excitado por una corriente de base mucho mayor que el transistor del circuito anterior con dos
diodos. Tomando transistores con iguales características para uno y otro circuito se observa
claramente que este último circuito tiene una corriente de colector mucho mayor y, por lo tanto,
una capacidad de salida o fan-out mayor.

Características de las DTL

La velocidad de conmutación viene fijada por:

• La velocidad de los dispositivos

• Las constantes de tiempo de los circuitos

En las DTL se observa que la impedancia de salida a nivel alto es tres veces mayor que en RTL. Si se
considera que una puerta DTL va a excitar a una serie de puertas de su misma familia conectadas a
su salida, y que cada una de ellas tiene una capacidad parásita a masa, se verá que las capacidades
de las puertas de carga aparecen en paralelo y de la que nos resultará una constante de tiempo de
valor igual al producto del número de puertas por la capacidad parásita y por la resistencia de salida
de la puerta que soporta la carga. De donde resultará, como principal consecuencia o característica,
que nos disminuirá considerablemente la velocidad de conmutación en las transiciones de un nivel
a otro.

Factor de carga

Esta limitado por el transistor a la salida, que este no puede exceder su corriente de colector un
cierto valor máximo. El valor máximo dado por el fabricante es N= 8.
Inmunidad al ruido

Es afectada básicamente por las interferencias producidas por el ambiente exterior al circuito y a la
alta impedancia que suelen ofrecer estas puertas. Para evitar esto último se crearon las puertas HTL,
de funcionamiento análogo a las DTL, introduciendo un diodo zener en lugar del diodo convencional
utilizado para las puertas DTL.

Ventajas de las DTL

• Buena flexibilidad lógica

• Compatibilidad de niveles lógicos con TTL
• Baja generación de ruidos
• Buen fan-out
• Disipación media de potencia 12 mW

Desventajas de las DTL

Relativamente baja velocidad por su alta impedancia de salida a nivel alto entre 30 y 50 ns. Umbrales
dependientes de la temperatura en mayor grado que en otras familias. Alta impedancia de salida a
nivel alto y en consecuencia baja inmunidad al ruido.
 Familia Lógica ECL
Familia Lógica ECL. Muestra los fundamentos, lógica, configuración y ventajas de estos circuitos.

Definición

La familia ECL, Lógica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados
digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la
saturación de los transistores, esto da lugar a un incremento en la velocidad total de conmutación.
La familia ECL opera bajo el principio de la conmutación de corriente, por el cual una corriente de
polarización fija menor que la corriente del colector de saturación es conmutada del colector de un
transistor al otro. Este tipo de configuraciones se les conoce también como la lógica de modo de
corriente (CML; current-mode logic).

Fundamento de las ECL

El funcionamiento de los circuitos ECL se basa en el mismo del amplificador diferencial. Los
transistores no se saturan, la operación normal es en zona activa, lo que constituye una de las
razones que hace que estos circuitos sean los más veloces de los circuitos integrados digitales.

La configuración de una ECL

Está basada en el amplificador diferencial, denominado así porque su salida es proporcional a la

diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza principalmente en sistemas
analógicos, pero también tiene propiedades digitales, llegando a ser la base de construcción de la
lógica de emisor acoplado o ECL (en algunos casos no la podemos encontrar como lógica de modo
corriente o CML), como lo muestra el circuito.

Al aumentar el número de entradas, es necesario poner dos seguidores de emisor para igualar
niveles de tensión de entrada y salida.

Si V1 es igual que V2 se tendrá que, por simetría del circuito, las corrientes de los transistores son
iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estará
en conducción y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2
conducirá y T1 estará en corte.

La corriente de emisor se mantiene prácticamente constante, y se transfiere o conmuta del

transistor T1 al T2 cuando la tensión V1 varía desde 0,1 V, por encima de la tensión de referencia
V2, hasta 0,1 voltios por debajo de esta tensión. Excepto dentro de un margen muy estrecho de
variación de la tensión de entrada V1, a la salida S sólo puede tener uno de dos posibles valores y,
por tanto, actúa como circuito digital.

Los dos niveles lógicos pueden deducirse fácilmente. Si T2 está en corte, la tensión de salida será
igual a la de alimentación y se estará a nivel lógico 1. Cuando T2 está en conducción, los valores de
las resistencias calculados previamente harán que el transistor se encuentre en su zona activa, es
decir, T2 estará en su región activa cuando la unión colector-base esté polarizada inversamente.
Entonces, la tensión de salida será la de alimentación menos la caída de tensión en la resistencia de
colector, obteniendo de esta manera el estado lógico 0.
Lógica cableada con circuitos ECL

Al igual que en las otras familias resulta conveniente obtener un nivel adicional de lógica a través de
la unión de varias salidas de compuertas ECL. Cuando dos o más salidas de estas compuertas se
unen, en el punto de las mismas se realiza la función OR de las salidas unidas.

Ventajas de la familia ECL

• Son los circuitos más veloces y pueden alcanzar tiempos de demora de hasta 1ns.
• No existen picos de corrientes en los transistores como sucede en la familia lógica TTL.
• Se dispone de salidas complementadas, lo que le brinda mayor versatilidad.
• El nivel de 1 lógica es prácticamente independiente del factor de carga.
• Buen factor de carga N= 15

Desventajas de la familia ECL

• Pequeños valores de los márgenes de ruidos.

• Altos valores de potencia del orden de 40 mW.
• No son compatibles con los circuitos TTL.
• Ocupan gran área en los circuitos integrados

Aplicación de las ECL

En la construcción de diferentes tipos de compuertas que requieren de las características de las ECL.
Bibliografía:

https://tutorialcid.es.tl/Familia-CMOS.htm

http://www.incb.com.mx/index.php/articulos/53-como-funcionan/2021-familias-logica-la-familia-
ttl-art415s#:~:text=El%20nombre%20TTL%20proviene%20de,5%20y%205%2C5%20volts

https://www.ecured.cu/index.php?search=mos&title=Especial:Buscar&go=Exacta&searchToken=4
3m5jyhkdknnw51irn5fahf1m

https://www.fceia.unr.edu.ar/eca1/files/teorias/Familias_logicas-2009.pdf