SD Gr8 Conchambay Alexis Practica#12 Informe

Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1de 4

APLICACIONES EN VHDL

Alexis Conchambay Alvaro

Laboratorio de Sistemas Digitales, Departamento de Energía Eléctrica,

Escuela Politécnica Nacional

[email protected]

OBJETIVOS desplazamiento bidireccionales, que pueden funcionar en


ambos sentidos. Los registros universales, además de
2.1 Emplear los conocimientos adquiridos sobre VHDL y bidireccionales permiten la carga en paralelo [2].
circuitos secuenciales para implementar un detector de
secuencia en Quartus Prime Lite 19.1
2.2 Familiarizar al estudiante con la herramienta
ModelSim para la simulación de circuitos codificados
mediante VHDL.
2.3 Familiarizar al estudiante con la sintaxis y
funcionamiento de procesos en la codificación de
programas en VHDL.
I. INFORME

6.1 Investigue 3 aplicaciones del diseño secuencial


sincrónico.
• Contadores sincrónicos
El contador síncrono o "Paralelo" lleva una conexión un
tanto diferentes sobre los Flip-Flops, esto puede aumentar Figura 2 Registro de desplazamiento [2].
su complejidad, pero es la única manera de obtener el
menor retraso posible para operar de manera confiable y • Autómata
alcanzar mayores velocidades de conteo. En los contadores
paralelos, todos los Flip-Flops cambian al mismo tiempo, Este modelo está conformado por un alfabeto, un conjunto
lo que reduce la propagación a un solo valor (el tiempo que de estados finito, una función de transición, un estado
tarda en cambiar de estado un solo Flip-Flop) [1]. inicial y un conjunto de estados finales. Su funcionamiento
se basa en una función de transición, que recibe a partir de
un estado inicial una cadena de caracteres pertenecientes al
alfabeto (la entrada), y que va leyendo dicha cadena a
medida que el autómata se desplaza de un estado a otro,
para finalmente detenerse en un estado final o de
aceptación, representa la salida [3].

Figura 1 Contador sincrónico de 4 bits.

• Registro de desplazamiento

Está conformado por una serie de Flip-Flops, generalmente


de tipo D, conectados en cascada, que oscilan de forma
sincrónica con la misma señal de reloj. Según las Figura 3 Diagrama de dos estados de circuito autómata [3].
conexiones entre los FlipFlops, se tiene un desplazamiento
a la izquierda o a la derecha de la información almacenada.
Es importante señalar que un desplazamiento a la izquierda
de un conjunto de bits, multiplica por 2, mientras que uno
a la derecha, divide entre 2. Existen registros de
6.2 Modificar el diseño del circuito 3.3 del trabajo 0 0 0 0 0 0 X 0 X 0 X
preparatorio para que, una vez detectada la secuencia, 0 0 0 1 0 0 X 0 X X 1
la salida Z tome el valor 1 pero con el siguiente pulso 0 0 1 0 0 0 X X 0 1 X
de reloj y que además el circuito esté listo para detectar 0 0 1 1 0 0 X X 1 X 1
todas las secuencias válidas que lleguen a través de X. 0 1 0 0 0 X 0 0 X 1 X
En este ítem se debe presentar el siguiente análisis: 0 1 0 1 0 X 1 1 X X 0
0 1 1 0 X X X X X 1 X
• Diagramas de Estados 0 1 1 1 X X X X X X X
1 0 0 0 0 0 X 0 X X X
1 0 0 1 0 0 X 1 X X 1
1 0 1 0 0 0 X X 1 1 X
1 0 1 1 0 1 X X 1 X 1
1 1 0 0 0 X 1 0 X 1 X
1 1 0 1 1 X 1 0 X X 1
1 1 1 0 X X X X X X X
Figura 4 Diagrama circuito secuencial sincrónico. 1 1 1 1 X X X X X X X

• Función Z
• Tabla de Estados

Entrada Actual
Estado actual 0 1
A A/0 B/0
B A/0 C/0
C D/0 B/0
D A/0 E/0
E F/0 B/0 • Función J2
F D/0 A/1

• Asignación de Estados

Estado Representación
Binario
A 000
B 001
C 010
D 011
E 100 • Función K2
F 101

Entrada Actual
Estado actual 0 1
000 000/0 001/0
001 000/0 010/0
010 011/0 001/0
011 000/0 100/0
100 101/0 001/0
101 011/0 000/1 • Función J1

• Mapas de Karnaugh para reducir las


expresiones.

X Q Q Q Z J K J K J K
2 1 0 2 2 1 1 0 0 • Función K1
• Función J0

• Función K0

• Expresiones finales obtenidas de los mapas de


Karnaugh
K0 = 1

J0 = Q2´Q1´X
• Simulación utilizando ModelSim
K1 = Q2´Q0 + Q2Q0´

J1 = Q2Q0´X + Q2´QOX

K2 = Q1Q0´ + Q2

J2 = Q1Q0X

• Código implementado utilizando VHDL

6.3 Realizar un análisis comparativo entre los simuladores


ModelSim- Intel FPGA Started Edition y Universal
Program VWF respecto a la visualización de los
resultados. ¿En qué casos se recomendaría el uso de
cada uno?
El ModelSim-Intel FPGA, permite tener más opciones para
simular, es posible forzar entradas para simular secuencias
específicas y comprobar el funcionamiento del circuito. El
Universal Program VWF posee una interfaz más sencilla y
predecible a la hora de manejar. En los dos casos se
requiere que el archivo VHD se encuentre muy bien
estructurado para proceder a simular [4].
II. CONCLUSIONES

• Al abrir un nuevo archivo en la herramienta del


ModelSim se debe crear una carpeta que sea solo
del respectivo proyecto.

• La programación del diseño secuencial sincrónico


permite una implementación sencilla de estos
circuitos respecto a al armado.
III. RECOMENDACIONES

• Se debe realizar la simulación antes de la práctica


para evitar retrasos.

REFERENCIAS

[1] Angulo, J. Electrónica digital y programable. Madrid,


España: Thomson Paraninfo, 2007.
[2] FORDATA ELECTRONIC CO., LTD. Professional
LCD Supplier from China. FDCC1602E. Datasheet.
Disponible en: https://www.datasheetq.com/FDCC1602E-
FLYYBW-91LE-docETC

[3] Mora, A. Guía Básica del VHDL. Instituto Tecnológico


de Querétaro.
[4] Dispositivos Lógicos Programables. Electrónica
Digital. Dpto. de Sistemas Electrónicos y de Control.
UPM. 2010.

También podría gustarte