Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 123 vistas

    ED Practica - 8 Restador de 2 Bits + DISPLAY

    Cargado por

    Carlos Deleiver
    Este documento presenta una práctica de laboratorio sobre la implementación de un restador de 3 bits utilizando dos restadores completos de 1 bit y displays de 7 segmentos. El objetivo es entender e implementar un restador de 3 bits que muestre los números a restar en los displays. Se debe simular el circuito, integrar los displays, y probar el restador realizando algunas operaciones para comprobar su funcionamiento.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    ED Practica - 8 Restador de 2 Bits + DISPLAY

    Cargado por

    Carlos Deleiver
    123 vistas2 páginas
    Este documento presenta una práctica de laboratorio sobre la implementación de un restador de 3 bits utilizando dos restadores completos de 1 bit y displays de 7 segmentos. El objetivo es entender e implementar un restador de 3 bits que muestre los números a restar en los displays. Se debe simular el circuito, integrar los displays, y probar el restador realizando algunas operaciones para comprobar su funcionamiento.

    Descripción original:

    ELECTRÓNICA DIGITAL I.

    Título original

    ED Practica -8 Restador de 2 Bits + DISPLAY

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta una práctica de laboratorio sobre la implementación de un restador de 3 bits utilizando dos restadores completos de 1 bit y displays de 7 segmentos. El objetivo es entender e implementar un restador de 3 bits que muestre los números a restar en los displays. Se debe simular el circuito, integrar los displays, y probar el restador realizando algunas operaciones para comprobar su funcionamiento.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    123 vistas2 páginas

    ED Practica - 8 Restador de 2 Bits + DISPLAY

    Cargado por

    Carlos Deleiver
    Este documento presenta una práctica de laboratorio sobre la implementación de un restador de 3 bits utilizando dos restadores completos de 1 bit y displays de 7 segmentos. El objetivo es entender e implementar un restador de 3 bits que muestre los números a restar en los displays. Se debe simular el circuito, integrar los displays, y probar el restador realizando algunas operaciones para comprobar su funcionamiento.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    de 2

    FORMATO CÓDIGO F-CA-029-A

    INSTRUMENTO DE EVALUACIÓN REVISIÓN 00/0110

    HOJA 1 de 2
    TIPO: Práctica CALIFICACIÓN:
    MATERIA: Electrónica Digital MAESTRO:
    ALUMNO: GRUPO: FECHA:

    Practica # 8: Restador de 3 bits + DISPLAY

    Objetivo:
    Entender e implementar dos restadores completos para formar un Restador de tres Bits
    agregando Displays de 7 segmentos.

    Material:

     Práctica 7 terminada
     Display 7 segmentos
     Resistencias de 330 
     Fuente de voltaje de C.D. para el +Vcc de los circuitos integrados.
     Protoboard.
     Pinzas de punta.
     Cables para conexión de los circuitos.

    Introducción:

    Un Restador Completo es el circuito combinacional que realiza la resta aritmética de tres


    números binarios de 1 bit cada uno (es decir los dos números y el acarreo). Un restador
    completo se puede implementar uniendo dos medios restadores. Su Tabla de Verdad y su
    circuito se muestra en la Figura 2.

    Ejemplo: Tabla de verdad


    X Y
    X Y Cin R Co
    1 Cin 0 0 0 0 0
    0 A R
    XYCin
    0 0 1 1 1
    - 1 B 0 1 0 1 1
    1 1 0 1 1 0 1
    Cin(XY)
    Cou R 1 0 0 1 0
    t
    1 0 1 0 0 Cin(XY) Co
    1 1 0 0 0
    1 1 1 1 1 Cin

    Figura 1. Tabla de verdad y circuito lógico de un Restador Completo

    hoja 1 de 2
    FORMATO CÓDIGO F-CA-029-A

    INSTRUMENTO DE EVALUACIÓN REVISIÓN 00/0110

    HOJA 2 de 2

    Desarrollo Experimental
    0 1
    1. Realizar 1la simulación
    1 0 X e integrar dos display de 7 segmentos a la práctica 7 (restador de 3
    + bits),
    0 Cada0 display
    1 Yrepresentará los números a restar: minuendo (X) y sustraendo (Y)
    0 respectivamente.
    1 0 1 En este caso solamente tendremos números de 0 al 7 (3 bits). El diagrama
    C3general
    R3 se R2ejemplifica
    R1 en figura 2.

    Ejemplo:

    Decodificadores

    Figura 2. Restador de 3 bit

    2. Comprobar el circuito restador de 2 bits, realizando algunas operaciones.

    Desarrollo (Agregar simulación – Imagen de la implementación de la práctica y explicar


    el desarrollo).

    hoja 2 de 2

    También podría gustarte