Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 17 vistas

    MAPQ - Práctica 02 Lab Electrónica II 19-19 PDF

    Cargado por

    Miguel Angel

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    MAPQ - Práctica 02 Lab Electrónica II 19-19 PDF

    Cargado por

    Miguel Angel
    17 vistas8 páginas

    Título original

    MAPQ_Práctica 02 Lab Electrónica II 19-19.pdf

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    17 vistas8 páginas

    MAPQ - Práctica 02 Lab Electrónica II 19-19 PDF

    Cargado por

    Miguel Angel

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    de 8

    FORMATO: M-04-2015 (V. 1.

    15)
    GUÍA DE PRÁCTICA DE LABORATORIO
    DATOS GENERALES:

    CARRERA: INGENIERÍA EN ELECTRÓNICA DIGITAL Y TELECOMUNICACIONES

    ASIGNATURA: ELECTRÓNICA II

    No. de práctica
    TÍTULO DE LA PRÁCTICA: CURVA CARACTERÍSTICA DEL TRANSISTOR JFET Y
    NIVELES DE OPERACIÓN.
    NOMBRES: Pachacama Miguel y Torres Roberto
    2
    HORARIO: Sabado 09:00 a 11:00 Am
    A. OBJETIVOS DE LA PRÁCTICA

    Construir la curva característica de un transistor FET, a través de la aplicación de las leyes, teorías y modelos
    matemáticos que rigen a éstos, para comprender el funcionamiento y comportamiento del mismo.

     Comprobar el mecanismo de conducción de corriente de acuerdo al voltaje de puerta (VGS).


     Identificar la región lineal en la curva característica de drenaje.
     Graficar la familia de curvas características de VDS, Vs, ID, para la configuración drenaje-fuente.

    B. FUNDAMENTO TEÓRICO

    TRANSISTOR DE EFECTO DE CAMPO JFET

    Introducción
    El transistor de efecto de campo FET es un dispositivo de 3 terminales que se utiliza para diversas aplicaciones, en
    gran parte, similares a las del transistor BJT aunque la principal diferencia entre los dos tipos de transistores es el
    hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la figura 5.1.a, mientras
    que el transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5.1.b. En otras palabras,
    la corriente 𝐼𝐶 de la figura 5.1.a es una función directa del nivel de 𝐼𝐵 . Para el FET la corriente 𝐼𝐷 será una función del
    voltaje 𝑉𝐺𝑆 aplicado al circuito de entrada, como se muestra en la figura 5.1.b. En cada caso, la corriente del circuito
    de salida se controla por un parámetro del circuito de entrada, en un caso es con un nivel de corriente y en el otro,
    con un voltaje aplicado.1

    Construcción y Características (JFET)

    La construcción básica del JFET de canal- n se muestra en la figura 5.2. Observe que la mayor parte de la estructura
    es el material de tipo n que forma el canal entre las capas integradas de material de tipo p. La parte superior del canal
    de tipo n se encuentra conectada por medio de un contacto óhmico a una terminal referida como Drenaje (D), mientras

    1
    Teoría de Circuitos y Dispositivos Electrónicos, R.L Boylestad, L. Nashelsky. 8Ed., Editorial PHH, Cap. 5, pág.245
    1
    que el extremo inferior del mismo material se conecta por medio de un contacto óhmico a una terminal referida como
    fuente (S). Los dos materiales de tipo p se encuentran conectados entre sí y también con la terminal de compuerta
    (G). Por lo tanto, el drenaje y la fuente se encuentran conectados a los extremos del canal de tipo n y la compuerta a
    las dos capas de material tipo p. En ausencia de potencial alguno aplicado, el JFET cuenta con dos uniones p-n bajo
    condiciones sin polarización. El resultado es una región de agotamiento en cada unión como se muestra en la figura
    5.2, la cual se asemeja a la misma región de un diodo bajo condiciones sin polarización. Recuerde también que una
    región de agotamiento es aquella región que no presenta portadores libres y es, por tanto, incapaz de soportar la
    conducción a través de ella.2

    C. LISTADO DE MATERIALES Y EQUIPOS

     Multímetro, con el amperímetro operativo.


     Resistencias: tres (3) de 1MΩ, tres (3) de 2kΩ y tres (3) de 100Ω.
     Tres (3) Transistores FET canal N: 2N5951. Reemplazo el NTE312. También es válido el 2N5951; 2N5953;
    2N5454 o el 2N3819 (en este último buscar el datasheet correspondiente ya que hay algunos que no coinciden).
     Protoboard.
     Cables 24AWG.
     Papel milimetrado, al menos una.
     Hojas cuadriculadas A4 (Tipo carpeta).

    D. INSTRUCCIONES PARA REALIZAR LA PRÁCTICA

    Preparatorio
    1. Simule el circuito que se ilustra en la Figura 1, en el software de simulación livewire. (escoger el transistor 2N4093
    para la simulación).
    2. Establezca VGG de modo que VGS esté en 0V.
    3. Ajuste VDD por cada valor de VDS que incluye en la Tabla 1. Con la sonda de corriente mida el valor de I D para
    cada valor de VDS y regístrelo en la Tabla 1.
    4. Ajuste VGG para que VGS = -0,5V. Repita el paso 3 manteniendo VGG constante.
    5. Repita los pasos 3 y 4 para todos los valores de VGS en la Tabla 1.
    6. Con los datos de la Tabla 1, grafique las curvas características de drenaje para la configuración en fuente común
    del transistor, Recuerde: VDS es el eje horizontal e ID, el eje vertical.

    2
    Teoría de Circuitos y Dispositivos Electrónicos, R.L Boylestad, L. Nashelsky. 8Ed., Editorial PHH, Cap. 5, pág. 247

    2
    Práctica

    1. Monte el circuito en el protoboard como se ilustra en la Figura 1.


    2. Establezca VGG de modo que VGS esté en 0V. El amperímetro M1 debe estar en el intervalo de miliamperios a fin
    de proteger el medidor.
    3. Poco a poco ajuste VDD por cada valor de VDS que incluye en la Tabla 1. Observe el valor de ID para cada valor de
    VDS y anótelo en la Tabla 1.
    4. Ajuste VGG para que VGS = -0,5V. Repita el paso 3 manteniendo VGG constante.
    5. Repita los pasos 3 y 4 para todos los valores de VGS en la Tabla 1.
    6. Con los datos de la Tabla 1, grafique las curvas características de drenaje para la configuración en fuente común
    del transistor; utilice papel milimétrico. Recuerde: VDS es el eje horizontal e ID, el eje vertical.
    7. Responda las preguntas que se encuentran en el punto K de Anexos en el informe.

    E. ACTIVIDADES A DESARROLLAR, DIAGRAMAS Y FIGURAS

    Figura 1: Diagrama circuital para la obtención de la curva característica del FET.


    F. RESULTADOS OBTENIDOS

    𝐼𝐷

    𝑉𝐷𝑆 (V)

    𝑉𝐺𝑆 (V) 0 0.5 1 1.5 2 2.5 4.5

    0 0A 3,38 mA 6,66 mA 9.83 mA 12,86 mA 15,70 mA 22,42mA

    -0.5 0A 3,03 mA 5,88 mA 8,47 mA 10,70 mA 12,27 mA 12,76 mA

    -1 0A 2,46 mA 4,46 mA 5,57 mA 5,61 mA 5,63 mA 5,75 mA

    -1.5 0A 1,30 mA 1,39 mA 1,40 mA 1,41 mA 1,41 mA 1,43 mA

    -2 0A 0A 0 mA 0A 0A 0A 0A

    Tabla 1 Simulación: Tabla correspondiente a los valores simulados de la Figura 1.

    3
    𝐼𝐷

    𝑉𝐷𝑆 (V)

    𝑉𝐺𝑆 (V) 0 0.5 1 1.5 2 2.5 4.5

    0 O,62 mA 4,46 mA 7,79 mA 10,23 mA 11,34 mA 12,08 mA 12,78 mA

    -0.5 O,48 mA 3,84 mA 5,75 mA 6,91 mA 7,48 mA 7,70 mA 8,2 mA

    -1 0 mA 2,37 mA 3,40 mA 3,84 mA 4,01 mA 4,09 mA 4,26 mA

    -1.5 0 mA 0,95 mA 1,16 mA 1,24 mA 1,27 mA 1,30 mA 1,36 mA

    -2 0 mA 0,13 mA 0,15 mA 0,16 mA 0,16 mA 0,18 mA 0,19 mA

    Tabla 1.1 Práctica: Tabla correspondiente a los valores medidos de la Figura 1.

    G. SIMULACIONES, CALCULOS.

    Adjuntar el gráfico de la simulación correspondiente a la Figura 1, debe observarse la lectura en los dos voltímetros
    y el amperímetro para:

    VGS= 0 v VDS = 4.5 v

    4
    VGS= -1 v VDS = 4.5 v

    VGS= -2 v VDS = 4.5 v

    5
    VGS= -0.5 v VDS = 4.5 v

    VGS= -1.5 v VDS = 4.5 v

    H. CONCLUSIONES Y RECOMENDACIONES

    Exponga sus conclusiones respecto a la presente práctica:

    Los valores medidos se asemejan a los calculados y simulados, solo con un pequeño margen de error debido a las
    resistencias o a las características del FET.
    Se puede observar que la curva característica a la salida del FET es muy similar a la de un BJT.
    Puedo decir que para que las mediciones de esta práctica sean aceptables y tengan el menor número de errores en las
    mismas con respecto a los cálculos tuvimos que ajustar las resistencias lo más posible a las calculadas teniendo en
    6
    algunos casos que poner las resistencias en serie o en paralelo ya que los valores de las mismas si se alejaban mucho
    cambian los valores de corriente y voltaje a rangos que no son aceptables; es decir que para el Transistor FET funcione
    correctamente las resistencias deben ser lo más exactas posibles.
    Los valores de los JFET pueden ser diferentes, aunque sean del mismo tipo por lo que primero tuvimos que obtener los
    valores reales de Vp y de IDSS.
    Exponga sus recomendaciones respecto a la presente práctica.

    Se recomienda utilizar el respectivo datasheet de los FET para verificar sus características.
    Se recomienda calcular con el IDSS y el Vp real, para que los cálculos sean más exactos.
    I. BIBLIOGRAFÍA

    Electrónica - Teoría de Circuitos y Dispositivos Electrónicos, 12va. Edición (R.L. Boylestad, L. Nashelsky).

    J. ANEXOS

    1. En la gráfica obtenida con en la tabla 1 identifique las zonas de trabajo.


    2. ¿Cuándo un transistor se encuentra en la zona de primera avalancha?
    Cuando el emisor marca todas las regiones en el funcionamiento del transistor

    7
    8

    También podría gustarte