Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 759 vistas

    Contador Con Codigo Gray

    Cargado por

    KLEVER GEOVANNY CHACHAPOYA ESPIN
    Este documento presenta el diseño y simulación de contadores síncronos ascendentes y descendentes de 3 bits y de 10 bits. El objetivo es visualizar el funcionamiento de latchs y flip-flops mediante compuertas lógicas y simular los circuitos en Proteus. Se incluyen tablas de verdad, mapas de Karnaugh y circuitos para contadores de 3 bits en código Gray y de 10 bits ascendente y descendente.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    Contador Con Codigo Gray

    Cargado por

    KLEVER GEOVANNY CHACHAPOYA ESPIN
    759 vistas4 páginas
    Este documento presenta el diseño y simulación de contadores síncronos ascendentes y descendentes de 3 bits y de 10 bits. El objetivo es visualizar el funcionamiento de latchs y flip-flops mediante compuertas lógicas y simular los circuitos en Proteus. Se incluyen tablas de verdad, mapas de Karnaugh y circuitos para contadores de 3 bits en código Gray y de 10 bits ascendente y descendente.

    Título original

    contador con codigo gray.docx

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta el diseño y simulación de contadores síncronos ascendentes y descendentes de 3 bits y de 10 bits. El objetivo es visualizar el funcionamiento de latchs y flip-flops mediante compuertas lógicas y simular los circuitos en Proteus. Se incluyen tablas de verdad, mapas de Karnaugh y circuitos para contadores de 3 bits en código Gray y de 10 bits ascendente y descendente.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    759 vistas4 páginas

    Contador Con Codigo Gray

    Cargado por

    KLEVER GEOVANNY CHACHAPOYA ESPIN
    Este documento presenta el diseño y simulación de contadores síncronos ascendentes y descendentes de 3 bits y de 10 bits. El objetivo es visualizar el funcionamiento de latchs y flip-flops mediante compuertas lógicas y simular los circuitos en Proteus. Se incluyen tablas de verdad, mapas de Karnaugh y circuitos para contadores de 3 bits en código Gray y de 10 bits ascendente y descendente.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    de 4

    UNIVERSIDAD DE LAS FUERZAS ARMADAS ESPEL

    INGENIERÍA MECATRÓNICA

    Integrantes: Chachapoya Klever


    Asignatura: Sistemas Digitales
    Fecha de Realización: 23 de enero del 2020
    Fecha de entrega: 27 de enero del 2020
    Tema: Diseño de Contadores
    “Solo existen dos días en el año en que no se puede hacer nada. Uno se llama ayer y otro
    mañana.”
    (Dalai Lama)
    OBJETIVOS:
     Visualizar el funcionamiento de los latchs y flip-flops mediante el uso de compuertas
    básicas y universales.
     Simular los circuitos en el proteus tomando en cuenta su debido funcionamiento de este y
    asegurarse que los materiales a utilizar estén en buen estado
     Comprobar la función que cumple el ENABLE en el flip-flop para activar o desactivar el
    mismo.
    ACTIVIDADES POR DESARROLLAR:
    1.- Diseñar y simular un contador síncrono ascendente/descendente de 3 bits con una secuencia
    en código Gray. (74LS112)
    2.- Diseñe un Contador sincrónico ascendente y descendente MOD-10. (74LS112)
    DESARROLLO:
    1. Tabla de verdad
    Estado Siguiente
    Estado Actual Y=0 (DOWN) Y=1 (UP)
    Q2 Q1 Q0 Q2 Q1 Q0 Q2 Q1 Q0
    0 0 0 1 0 0 0 0 1
    0 0 1 0 0 0 0 1 1
    0 1 0 0 0 1 0 1 0
    0 1 1 0 1 1 1 1 0
    1 0 0 0 1 0 1 1 1
    1 0 1 1 1 0 1 0 1
    1 1 0 1 1 1 1 0
    1 1 1 1 0 1 0 0 0

    Mapas de Karnaugh de J 2
    Q0 Y
    Q1 Q 0 00 01 11 10
    00 1 0 0 0
    01 0 1 0 0
    11 X X X X
    10 X X X X
    J 2=Q 1 Q́ 0 Y + Q́ 1 Q́ 0 Ý
    Mapas de Karnaugh de J 1
    Q0 Y
    Q1 Q 0 00 01 11 10
    00 0 0 1 0
    01 X X X X
    11 X X X X
    10 0 0 0 1
    J 1=Q́ 2 Q 0 Y +Q 2 Q 0 Ý

    Mapas de Karnaugh de J 0
    Q0 Y
    Q1 Q 0 00 01 11 10
    00 0 1 X X
    01 1 0 X X
    11 0 1 X X
    10 1 0 X X
    J 0=Q 1 Q2 Y +Q 2 Q́1 Ý + Q́ 2 Q́ 1 Y + Q́ 2 Q1 Ý

    Mapas de Karnaugh de K 2
    Q0 Y
    Q1 Q 0 00 01 11 10
    00 X X X X
    01 X X X X
    11 1 0 0 0
    10 0 1 0 0
    K 2=Q 1 Q́ 0 Ý + Q́ 1 Q́0 Y

    Mapas de Karnaugh de K 1
    Q0 Y
    Q1 Q 0 00 01 11 10
    00 X X X X
    01 0 0 0 1
    11 0 0 1 0
    10 X X X X
    K 1=Q́2 Q0 Ý + Q2 Q0 Y

    Mapas de Karnaugh de K 0
    Q0 Y
    Q1 Q 0 00 01 11 10
    00 X X 0 1
    01 X X 1 0
    11 X X 0 1
    10 X X 1 0
    K 0=Q1 Q2 Ý + Q2 Q́1 Y + Q́2 Q́1 Ý + Q́2 Q1 Y

    Circuito:

    2.

    También podría gustarte