Informe Circuitos de Retención
Informe Circuitos de Retención
Informe Circuitos de Retención
I. INTRODUCCIÓN
Una señal es una representación matemática del progreso de una magnitud física o medida
respecto a algún parámetro, frecuentemente, el tiempo. Dichas señales poseen numerosas
clasificaciones en las que se encuentran señales analógicas y digitales. [2] Una señal analógica es
aquella señal que está definida en tiempo continuo, cuenta con una amplitud que puede tomar un
intervalo continuo de valores, por otro lado, una señal digital es una señal en tiempo discreto con
amplitud cuantificada. El proceso de muestreo de señales en tiempo continuo consiste en sustituir
una señal por una serie de datos en puntos discretos de tiempo; el inverso a dicho proceso es
denominado retención de datos, el cual logrará la reconstrucción de la señal continua empleando
técnicas de extrapolación, es decir, el cálculo de una variable en determinado punto en función de
otras con características similares al primero, la idea anterior puede llegar a ser implementada en
un circuito muestreador y retenedor; que recibirá a la entrada una señal analógica y la mantendrá
en un valor constante durante determinado tiempo.[1]
Para realizar la práctica y sus respectivos cálculos, se requirió entender matemáticamente como
funciona un circuito retenedor de orden cero, el cual suaviza la señal muestreada para generar h(t)
y mantener su valor, hasta que disponga de la siguiente muestra. Como se describe en la siguiente
ecuación [1].
ℎ(𝑘𝑇 + 𝑡) = 𝑥(𝑘𝑇)
-El amplificador número uno aísla la entrada, para este caso utilizamos una señal seno de 500Hz
producida a través de un generador de funciones, y el amplificador numero dos aísla el voltaje en el
capacitor de retención. Cada amplificador fue alimentado con un voltaje DC igual a 10v.
-Como interruptor electrónico se utilizó un transistor BJT 2N3904, el cual está conectado en su base
a una señal cuadrada formada mediante un generador de funciones, con una frecuencia de
5000Hz.Cuando el transistor se encuentra en conducción el circuito se halla en modo seguimiento,
y en el caso contrario, estará en estado de retención manteniendo el valor de voltaje del capacitor
por un determinado tiempo.
-Debido a que se utilizó un transistor BJT como interruptor, la señal de entrada tendrá un offset,
-Básicamente para el retenedor de orden cero solo tuvimos que calcular el capacitor de retención,
para el cual utilizamos el siguiente valor:
1
𝐶= = 9.09𝑛𝑓
2𝜋𝑓(3.5𝑘Ω)
Retenedor de orden uno:
Los retenedores de primer orden en lugar de mantener la salida constante entre instantes de
muestreo, mantienen el valor de la muestra anterior, así como la de la presente, y mediante
extrapolación predice el valor de la muestra siguiente. Eso se logra mediante la generación de la
pendiente de salida igual a la pendiente de un segmento de línea que conecta la muestra actual con
la anterior y proyectando está desde el valor de la muestra actual, para hacer el circuito se tomó en
cuenta la ecuación de un retenedor de primer orden, la cual consta de una suma de la salida del
retenedor del orden cero usado anteriormente con la derivada de la misma señal de orden cero, está
derivada se llevó acabó con un amplificador operacional en configuración derivador y la suma con
un amplificador configurado en sumador no inversor.[1]
Control Discreto –Circuitos analógicos de retención– Guayara, Marín Murillo.
-Derivador:
𝐶 = 10𝑛𝑓
1 1
𝑅= = = 2.5𝑘𝐻𝑧
8𝑓𝐶 8(5𝑘𝐻𝑧)(10𝑛𝑓)
2.5𝑘𝐻𝑧
𝑅1 = = 250Ω
10
-Sumador no inversor:
𝑉0 = 𝑉1 + 𝑉2
𝑅𝐹 = 5𝑘Ω
𝑅𝐹 5𝑘Ω
𝑅𝑉1 = = = 5𝑘Ω
𝐴1 1
𝑅𝐹 5𝑘Ω
𝑅𝑉2 = = = 5𝑘Ω
𝐴2 1
𝑅𝑃∗ 𝑅𝐹 2,5𝑘Ω ∗ 5kΩ
𝑅𝑋 = =
𝑅𝑃 − 𝑅𝐹 2,5𝑘Ω − 5kΩ
𝑅𝑋 = −5kΩ
Control Discreto –Circuitos analógicos de retención– Guayara, Marín Murillo.
MATERIALES
CARACTERÍSTICAS
*No. De amplificadores
operacionales: 1
*Compensado en frecuencia
internamente
*Alta ganacia
EQUIPOS
*Longitud de registro de
4000 puntos para cada canal
*Las herramientas de
análisis avanzadas incluyen
filtro digital con límites
ajustables, prueba de
máscara y modo de
grabación / reproducción de
forma de onda
*Amplias capacidades de
disparo que incluyen ancho
de pulso y disparo de video
seleccionable por línea
III. RESULTADOS
- CIRCUITO IMPLEMENTADO RETENEDOR DE ORDEN CERO
VCC
VCC
10V
10V
U1 Q1
7
5
1
XFG1 R11 U3
3 2N3904
7
5
1
3.5kΩ 6 3 R12
COM
2 6 2kΩ
C1 2
VEE UA741CD
10nF
4
VEE UA741CD
R1
4
-10.0V 3.5kΩ
-10.0V
XFG2
COM
U1 Q1
1
XFG1 R11 U3
3 2N3904
7
5
1
3.5kΩ 6 3 R12
COM
2 6 2kΩ
C1 2
VEE UA741CD
10nF
4
VEE UA741CD
R1
4
-10.0V 3.5kΩ
-10.0V
VCC
10V R6 VCC
R8
5kΩ 10V
XFG2 R4
2.5kΩ
250Ω
U4
7
5
1
COM
3 U5
7
5
1
C2
R7
10nF 6 3
2 5kΩ 6
2 R14
UA741CD
VEE
4
VEE UA741CD 10kΩ
4
-10.0V R9
R5 -10.0V
5kΩ R10
2,5k
5kΩ
PRÁCTICOS
- Circuito retenedor orden cero
A continuación, se presentan los resultados prácticos del retenedor de orden cero,
SIMULACION
- Circuito retenedor orden cero
A continuación, se presentan los resultados prácticos del retenedor de orden cero,
IV. CONCLUSIONES
El retenedor de orden cero tiene una gran ventaja respecto al orden uno ya que no
requiere retener muestras anteriores para predecir muestras siguientes.
Entre más pequeño sea el capacitor de descarga del orden cero tendrá una retención
más corta ya que el capacitor se descargará más rápido, lo que nos genera una salida
más cercana a la señal de entrada analógica.
V. REFERENCIAS
[1] K. Ogata, Sistemas de Control en Tiempo Discreto, PRENTICE HALL HISPANO AMERICAN A S.A.,
1996.
[2] Comunicaciones digitales; A. Artés Rodríguez, F. Pérez González, J. Cid Sueiro, R. López
Valcarce, C. Mosquera Nartallo, F. Pérez Cruz;. DERECHOS RESERVADOS