Laboratorio de Electronica Digital.

Informe de la Practica 7.
“Circuitos Lógicos MSI-Decodificadores”.

Malo Méndez Gilson Daniel.

Facultad de Ingeniería-Ingeniería Electrónica y Telecomunicaciones.
Universidad de Cuenca.
Cuenca-Ecuador
[email protected]

Resumen._ En este documento se presenta el informe de la práctica

7 del laboratorio de electrónica digital, el cual tiene como objetivo la III. SUSTENTO TEORICO.
aplicación de circuitos lógicos MSI, específicamente decodificador. Se
presenta el funcionamiento de un decodificador 7447 el cual está A. GENERACIÓN DE FUNCIONES CON DEMULTIPLEXORES.
diseñado para una aplicación o actuar como un controlador de un Un decodificador 𝑁𝑠𝑎𝑙𝑖𝑑𝑎𝑠 = 2𝑛 , n es el número de entradas,
display de 7 segmentos, en el cual se visualizara del funcionamiento esta implementado de variables de control o los pines de inputs
del decodificador BCD. Y una aplicación práctica utilizando conceptos conocidos como entradas, también cuenta con variables de enable
de prácticas anteriores, como es el caso de la utilización de conectados internamente a cada una de las variables de ingreso, para
multiplexores y compuertas básicas. habilitar o deshabilitar la compuerta. Internamente está formado por
circuitos que se basan en lógica combinacional es decir compuertas
Palabras claves._Decodificador, Multiplexor. básicas que generan una función lógica para cada una de las respectivas
salidas, tal es el caso de un decodificador 7447 diseñado
I. OBJETIVOS. específicamente para un display de 7 segmentos.

Se puede generar funciones utilizando demultiplexores en lugar de

1. OBJETIVOS GENERALES. compuertas básicas, como se muestra a continuación se ha utilizado un
demultiplexor de 3 a 8. Donde se utilizan tres variables de control A,
a. Utilizar circuitos MSI. B, C, siendo A la más significativa y C la menos significativa; las cuales
b. Conocer y comprobar el funcionamiento de un decodificador están ligadas a las salidas 0, 1, 2, 3, 4, 5, 6, 7. Donde inicialmente
controlador de display de siete segmentos. tenemos una función de ingreso en este caso conectado a alto es decir
a 1 lógico.
c. Diseñar y construir un sistema de visualización empleando
un decodificador BCD a siete segmentos.

2. OBJETIVOS ESPECÍFICOS.

a. Reconocer la utilizada de los diferentes pines de un

decodificador.
b. Conocer la utilidad y aplicaciones de los terminales de
habilitación.
c. Diseñar un circuito de aplicación.
d. Simular en FPGA.

II. MATERIALES.
Fig. 1. Generador de funciones con DEMUX de 1 a 8.
-Decodificador 74LS47.
-Display de 7 segmentos (ánodo común) A partir de las salidas del Demux se pueden implementar varias
-Tarjeta FPGA Cyclone II de ALTERA DE2 disponible en el funciones lógicas de acuerdo a la necesidad del caso, puesto que ya se
laboratorio. cuenta con los estados de una tabla de verdad de 3 variables es decir 16
-Software “QUARTUS II. posibles estados. Por ejemplo un salida puede ser una función lógica 𝐹1
-Software DEEDS, simulador. que esté conformada por los mimterminos 𝐴’𝐵𝐶’𝐷, 𝐴’𝐵’𝐶𝐷 , los cuales
-Guía de la práctica. pueden obtenerse fácilmente de las salidas del demultiplexor como ya
se mencionó; y así se pueden seguir conformando diversas funciones
de acuerdo a la necesidad de implementar un determinado circuito.

Al usar el demultiplexor para generar las funciones debemos tener

en cuenta las siguientes consideraciones:

a) Usar las variables como inputs de control.

b) Los inputs de enable conectados a 1.
c) Los mintérminos sumados para formar la función.

IV. DESARROLLO DE LA PRACTICA.

1. Comprobar el funcionamiento de un decodificador controlador de

BCD a siete segmentos, mediante la implementación de un
sistema de visualización empleado un display de 7 segmentos
(ánodo o cátodo común).
Fig. 4. Diagrama Interno del Decodificador 7447.

Fig. 2. Diagrama de un circuito probador de un decodificador.

2. Verificar la tabla funcional completa del decodificador

(datasheet). Realizar capturas de lo visualizado. Verificar la
funcionalidad de “test lamp” y apagado.

La tabla funcional del circuito integrado 74LS47 se muestra a

continuación. Fig. 5. Distribución de pines del Decodificador 7447.

Mediante la experimentación pudimos comprobar las funciones del

decodificador 7447, tales como: probar que al ingresar un número
binario en las entradas, obtengamos un número decimal que se
visualiza en el display de 7 segmentos. El display utilizado es de ánodo
común. De igual forma se comprobó la funcionalidad del pin de “lamp
test”, prácticamente este pin nos ayuda a comprobar si todos los
segmentos o led del display funcionan correctamente, esta prueba
también se la puede realizar con ayuda de un multímetro en la función
de diodo y así verificar cada pin y su respectivo segmento cuando el
mismo se enciende. Con el puntal del multímetro se conecta en el pin
común del display y el puntal negro en el pin a identificar.

Fig. 3. Tabla de verdad del decodificador 7447.

 Fig. 7. Generador binario síncrono BCD 0-9.

Fig. 6. Verificación del funcionamiento del display y el

decodificador.
3. Se dispone de un generador binario (digital writer) automático que
puede generar los mintérminos 𝑓(𝑎, 𝑏, 𝑐, 𝑑) =
∑ 𝑚(0,1,2,3,4,5,6,7,8,9) en forma secuencial y cíclica. Se Fig. 8. Contador Binario y declaración respectiva de pines de
requiere visualizar en un display de 7 segmentos los números entrada y salida.
equivalentes decodificados en decimal. Usted deberá diseñar e
implementar un circuito combinacional que permita la
visualización de los números decimales sujeta a las siguientes
restricciones:

a. Selección 1: su circuito deberá incluir entradas de selección

que permitan visualizar únicamente los números impares, de
manera que cuando el generador binario genere un número
par el display se mostrará apagado. (utilizar las entradas de
control para este efecto).
b. Selección 2: Visualizar únicamente números primos.
c. Selección 3: Código Gray.
d. Selección 4: Exceso 3.
e. Selección 5: Aiken 2421.
f. Cualquier otra selección, diferente a las anteriores,
permitirá la visualización de todos los dígitos decimales
(BCD natural).
Fig. 9. Contador binario secuencial como bloque listo para ser
(*) Si en la generación de las selecciones 4, 5, 6 se excede del
utilizado.
dígito decimal 9, el display debe mostrase apagado.
DISEÑO DE LOS CIRCUITOS PARA SELECCIÓN CON
MULTIPLEXORES Y COMPUERTAS BÁSICAS.
DISEÑO DEL GENERADOR BINARIO O CONNTADOR
SINCRONO 0-9.
A continuación se muestra las tablas siguientes, la tabla 1 muestra
el código BCD obtenido a partir del contador síncrono y como se puede
El generador binario lo hemos diseñado a partir de 4 flip flops
transformar a diferentes códigos. La tabla 2 muestra diferentes
J-K conectados en cascada. Como se observa en la siguiente figura
funciones de selección o estado ON-OFF es decir para encender o
7. Luego el software utilizado para simular el circuito es Deeds.
apagar el display de acuerdo a la selección de variables de control
Este programa nos ofrece la herramienta de crear bloques que
establecidas por los MUX de selección.
realicen cierta operación a partir de un circuito determinado. En
nuestro caso vamos a crear un bloque de nuestro contador creado
anteriormente.
 Tabla 1. Tabla general para convertir BCD a diferentes códigos, Tabla 3. Variables de selección para los MUX respectivos.
mediante mapas K y compuertas básicas. BCD
BCD GRAY EXCESS 3 AIKEN
X Y Z SELECCIÓN
a B c d e f g h i j k l m n o p
0 0 0 IMPARES
0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0
0 0 1 PRIMOS
0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1
0 1 0 GRAY
0 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0
0 1 1 EXCESS
0 0 1 1 0 0 1 0 0 1 1 0 0 0 1 1
1 0 0 AIKEN
0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0
1 0 1 BCD
0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 NORMAL

0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 0 1 1 0 BCD
NORMAL
0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1
1 1 1 BCD
1 0 0 0 1 1 0 0 1 0 1 1 1 1 1 0 NORMAL

1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1

Tabla 2. Tabla de verdad para las funciones de encendido y

apagado del display. Que ingresaran al MUX de selección.
BCD

a b c d F1 F2 F3 F4 F5 F6 F7 F8

0 0 0 0 0 0 1 1 1 1 1 1

0 0 0 1 1 0 1 1 1 1 1 1

0 0 1 0 0 1 1 1 1 1 1 1

0 0 1 1 1 1 1 1 1 1 1 1

0 1 0 0 0 0 1 1 1 1 1 1
Fig. 10. Desarrollo por mapas k para convertir BCD a los otros
códigos, y encontrar las funciones respectivas.
0 1 0 1 1 1 1 1 0 1 1 1

0 1 1 0 0 0 1 1 0 1 1 1

0 1 1 1 1 1 1 0 0 1 1 1

1 0 0 0 0 0 0 0 0 1 1 1

1 0 0 1 1 0 0 0 0 1 1 1
 Fig. 14. Circuito final conformado por bloques. Listo para ser
Fig. 11. Desarrollo del circuito respectivo de la práctica luego de emulado en fpga.
realizar los respectivos mapas K.

Fig. 15. Asignación de pines de ingreso en la tarjeta ALTERA

DE2, desde Deeds.
Fig. 12. Esquema diseñado completo.

Fig. 16. Asignación de pines de salida en la tarjeta ALTERA

DE2, desde Deeds.
Fig. 13. Asignación de pines de ingreso y salida al esquema
general para convertirlo en bloque.
 Fig. 20. Código compilado correctamente listo para ser cargado
en la tarjeta ALTERA DE2.

Fig. 17. Asignación de pines de salida los cuales irán a las

entradas del decodificador emulado en el protoboard.

Fig. 21. Código cargado en la tarjeta listo para su funcionamiento

respectivo.

Fig. 18. Generación de código FPGA, en QUARTUS II desde

Deeds.

Fig. 22. Circuito que contiene el decodificador respectivo y

display emulados en el protoboard.
Fig. 19. Compilación del código.
 V. CONCLUSIONES Y RECOMENDACIONES.
En esta práctica se usaron los circuitos lógicos MSI, ya que
utilizamos multiplexores generar funciones de selección, además que
comprobamos el funcionamiento de un decodificador controlador de
display de siete segmentos, mediante el análisis de la hoja característica
o datasheet. Los circuitos lógicos MSI, presentan una gran ayuda al
momento de diseño de circuitos. Los circuitos MSI poseen dos tipos de
entradas, las de selección y las de datos, como conclusión general.

Al realizar la segunda parte de esta práctica nos dimos cuenta de

que podemos utilizar conceptos revisados en prácticas anteriores, que
fueron muy importantes en el desarrollo de esta práctica, como es el
caso de los flip-flops para generar un contador síncrono BCD de 0-9
haciendo la implementación de la práctica mucho más versátil y
sencilla.

En este caso comprobamos el funcionamiento mediante el grabado

del código en la tarjeta Altera DE2, gracias a las herramientas que nos
ofrece el simulador Deeds de poder obtener el código directamente del
circuito esquemático que diseñemos. La herramienta de Deeds facilita
de gran manera la vinculación de un circuito simulado con el fpga,
logrando de esta manera que la implementación de circuitos complejos
se vuelvan sencillos, generando automáticamente el código respectivo.

El decodificador 7448, trabaja únicamente con un display de

catado común. El pin 4 RBO del decodificador, también llamado de
control, presenta una gran utilidad al momento de querer controlar el
funcionamiento del display, mediante diferentes selecciones, es decir
apagarlo o encenderlo y así visualizar las selecciones establecidas en el
desarrollo de la práctica.

VI. REFERENCIAS

[1] Tocci, R., Widmer, N. and Moss, G. (2007). Sistemas

digitales. 1st ed. Distrito Federal: Pearson Educación.

[2] Roth Charles, Fundamentals of Logic Design, 7th edition,

CENGAGE learning, USA, 2014.

[3] DECODIFICADOR BCD 7 SEGMENTOS_

https://sites.google.com/site/electronicadigitalmegatec/hom
e/deccoder-bcd-a-7-segmentos