LabEle #4

UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS
FACULTAD DE INGENIERÍA
INFORME DE LABORATORIO N° 4 ELECTRÓNICA II
EL FET EN ALTA FRECUENCIA
Aixa Ximena Ramírez - 20171005067
Nicolás Peña Romero – 20171005007
Wilson Cortes Sánchez – 20161005827
Docente: Jose Hugo Castellanos. 13 de Mayo de 2019.
I. INTRODUCCIÓN
Los transistores bipolares (NPN y PNP), llamados así porque la conducción tiene
lugar gracias al desplazamiento de portadores de dos polaridades (huecos positivos
y electrones negativos), y son de gran utilidad en gran número de aplicaciones pero
tienen ciertos inconvenientes, entre los que se encuentra su impedancia de entrada
bastante baja.
Existen unos dispositivos que eliminan este inconveniente en particular y que

pertenece a la familia de dispositivos en los que existe un solo tipo de portador de
cargas, y por tanto, son unipolares. Se llama transistor de efecto campo.
II. MARCO TEORICO
Explicación de la combinación de portadores.
Puesto que hay una tensión positiva entre el drenador y el surtidor, los electrones
fluirán desde el surtidor al drenador (o viceversa según la configuración del mismo),
aunque hay que notar que también fluye una corriente despreciable entre el surtidor
(o drenador) y la puerta, ya que el diodo formado por la unión canal – puerta, esta
polarizado inversamente.
1
En el caso de un diodo polarizado en sentido inverso, donde inicialmente los huecos

fluyen hacia la terminal negativa de la batería y los electrones del material N, fluyen
hacia el terminal positivo de la misma.
Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se
aumenta VDS aumenta una región con empobrecimiento de cargas libres
Figura 1:Combinacion de portadores
Cuando seleccionamos un transistor tendremos que conocer el tipo de

encapsulado, así como el esquema de identificación de los terminales. También
tendremos que conocer una serie de valores máximos de tensiones, corrientes y
potencias que no debemos sobrepasar para no destruir el dispositivo. El parámetro
de la potencia disipada por el transistor es especialmente crítico con la temperatura,
de modo que esta potencia decrece a medida que aumenta el valor de la
temperatura, siendo a veces necesaria la instalación de un radiador o aleta
refrigeradora. Todos estos valores críticos los proporcionan los fabricantes en las
hojas de características de los distintos dispositivos.
Zonas de funcionamiento del transistor de efecto de campo (FET):
ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como una

resistencia variable dependiente del valor de VGS. Un parámetro que aporta el
fabricante es la resistencia que presenta el dispositivo para VDS=0 (rds on), y
distintos valores de VGS.
2
ZONA DE SATURACIÓN: En esta zona es donde el transistor amplifica y se

comporta como una fuente de corriente gobernada por VGS
ZONA DE CORTE: La intensidad de drenador es nula (ID=0).
Figura 2:
A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden
intercambiar sus papeles sin que se altere apreciablemente la característica V-I (se
trata de un dispositivo simétrico).
La operación de un FET de CANAL P es complementaria a la de un

FET de CANAL N, lo que significa que todos los voltajes y corrientes
son de sentido contrario.
Siempre nos va a interesar estar en la región de saturación, para que la única

variable que me controle la cantidad de corriente que pase por el drenador sea la
tensión de puerta.
3
Ecuación de Shockley:
ID=IDSS(1-
VGS/Vp)2
Donde:
 Vp es la tensión de puerta que produce el corte en el transistor FET.

 IDSS es la corriente máxima de drenador que circula por el transistor, al
aumentar VDS, cuando la polarización de la puerta es VSG= 0 vol
Parámetros del FET

La corriente de sumidero Id es función tanto de la tensión de sumidero Vds como
de la puerta Vgs. Como la unión está polarizada inversamente, suponemos que la
corriente de puerta es nula, con lo que podemos escribir:
Ig = 0 e Id = ƒ(Vds, Vgs)
En la zona de estricción (saturación) en que las características son casi rectas (en
el gráfico, son horizontales, pero en realidad tienen una pendiente positiva)
podemos escribir la respuesta del transistor para pequeños incrementos de Vds y
Vgs
El parámetro rd se llama resistencia diferencial del sumidero del FET, y es la inversa

de la pendiente de la curva. Que como en el gráfico, dicha pendiente es cero (en la
4
realidad, como he dicho antes existe algo de pendiente), entonces la rd es infinita

(muy grande). El parámetro gm se le denomina conductancia mutua o
transconductancia, y es igual a la separación vertical entre las características que
corresponden a diferencias de valor de Vgs de 1 voltio.
El FET en altas frecuencias
El FET en altas frecuencias se puede describir en términos del circuito en

equivalente hibrido pi, los condensadores 𝐶𝑔𝑠 𝑦 𝐶𝑔𝑑 conjuntamente con el FET son
una consecuencia de la puerta polarizada en sentido inverso.
Las capacidades entre la puerta y el surtidor y entre la puerta y el drenador son

análogas a las capacitancias colector-base 𝐶𝑏𝑐 ya que todas son resultado de una
unión p-n inversamente polarizada. Por tanto estos condensadores varian al igual
que 𝐶𝑏𝑐 .
Figura 3 -. Modelo alta frecuencia
Los valores típicos de 𝐶𝑔𝑠 varian desde 50pF para un Fet en baja frecuencia hasta
menos de 5pF para un Fet en alta frecuencia. El condensador de realimentación 𝐶𝑔𝑑
es usualmente de 5pF.
5
III. DESARROLLO DISEÑO
Utilizar un 2N7000 y montar el circuito en source común polarizado para una corriente de
drain de 4mA (IDQ= 4mA).
Se utilizara una fuente 𝑉𝐷𝐷 = 12𝑉 y se asumirá que 𝑅𝐷 = 𝑅𝑆 para asegurar que 𝑉𝑅𝐷 = 𝑉𝐺𝑆 =
𝑉𝑅𝑆
FIGURA 4 . Polarización del FET para 𝑰𝑫 =4mA
Utilizando la ecuación de Shockley y los datos de encendido obtenido de la hoja de datos
del 2N7000 se calculara el 𝑉𝐺𝑆
Voltade de Threshold = 𝑉𝐺𝑆(𝑡ℎ) = 1.5V
𝐼𝐷(𝑂𝑁) = 75𝑚𝐴
𝑉𝐺𝑆(𝑂𝑁) = 4𝑉
[Anexo 1]
Ecuación de Shockley:
𝐼𝐷 = 𝐾(𝑉𝐺𝑆 − 𝑉𝐺𝑆(𝑡ℎ) )2 [1]
Donde
𝐼𝐷(𝑂𝑁) 75𝑚𝐴 3𝐴
𝐾 = (𝑉 2
= = [2]
𝐺𝑆(𝑂𝑁) −𝑉𝐺𝑆(𝑡ℎ) ) (4𝑉−1.5𝑉)2 250 𝑉 2
Remplazando [2] en [1] y sabiendo que 𝐼𝐷 = 4𝑚𝐴
6
3𝐴
4𝑚𝐴 = ( )(𝑉 − 1.5𝑉)2
250 𝑉 2 𝐺𝑆
Obtenemos que:
𝑉𝐺𝑆 = 2.077𝑉
De igual manera sabemos que las gm es:
3𝐴
𝑔𝑚 = 2𝐾(𝑉𝐺𝑆 − 𝑉𝐺𝑆(𝑡ℎ) ) = 2( )(2.077𝑉 − 1.5𝑉)
250 𝑉 2
𝑔𝑚 = 13.748 𝑚𝑆
Figura 5 . Equivalente thevenin
Como ya calculamos 𝑉𝐺𝑆 podemos saber el valor de Vg y por consiguiente los valores de
𝑅𝐺1 y de 𝑅𝐺2
𝑉𝑔 = 𝑉𝐺𝑆 + 𝐼𝑆 ∗ 𝑅𝑆
𝐼𝑆 ≈ 𝐼𝐷
𝑉𝑔 = 2.077𝑉 + (4𝑚𝐴)(1𝐾𝛺) = 6.077𝑉
𝑉𝑔 𝑅𝐺𝐺
=
𝑉𝐷𝐷 𝑅𝐺1
𝑅𝐺1 = 1.97𝑀𝛺
𝑅𝐺2 = 2𝑀𝛺
7
IV. DESARROLLO GUIA
Obtener la respuesta en frecuencia
Figura 6. Amplificador en source común
El modelo de alta frecuencia seria:
Figura 7. Modelo alta frecuencia
Donde Cx son las capacitancias de la sonda que conecta el circuito al generador de
señales y la sonda que conecta la entrada al circuito osciloscopio.
Cy es la sonda que conecta la salida del circuito al osciloscopio.
Aplicando teorema de Miller obtenemos el siguiente circuito:
8
Figura8-. Modelo alta frecuencia aplicando Miller
Y si sumamos capacitancia en paralelo simplificamos el circuito
Figura 9. Modelo alta frecuencia simplificado
𝐶𝑖 = 𝐶𝑔𝑠 + 𝐶𝑔𝑑1 + 𝐶𝑥
𝐶𝑜 = 𝐶𝑑𝑠 + 𝐶𝑦 + 𝐶𝑔𝑑2
Ahora bien para aplicar constantes de tiempo y hallar 𝑓𝐻 obtendremos la resistencia
equivalente vista por cada uno de los capacitores.
𝑅𝑒𝑞𝑢1 = 𝑅𝐺 ∥ 𝑅𝑠 ≈ 𝑅𝑠 = 50𝛺
𝑅𝑒𝑞𝑢2 = 𝑅𝐿 = 1𝐾𝛺
Calculamos las constantes de tiempo:
𝜏1 = 𝑅𝑒𝑞𝑢1 ∗ 𝐶𝑖 = 12.06𝑛𝑆
𝜏2 = 𝑅𝑒𝑞𝑣2 ∗ 𝐶𝑜 = 96.28𝑛𝑆
𝜏 𝑇𝑂𝑇𝐴𝐿 = 108.34𝑛𝑆
9
1
𝑓𝐻 =
2𝜋(108.34𝑛𝑆)
𝒇𝑯 = 𝟏. 𝟒𝟔𝟗𝑴 𝑯𝒛
𝐴𝑣𝑚 = −𝑔𝑚 ∗ 𝑅𝐿 = −13.848𝑚𝑆 ∗ 1𝐾𝛺
𝑨𝒗𝒎 = −𝟏𝟑. 𝟖𝟒𝟖
Av
f (kHz) Vi (mV) Vo (mV)
Medido Calculado Error
10 100 980 9,8 13,79 2,89%

20 100 980 9,8 13,75 2,87%
30 100 980 9,8 13,70 2,85%
50 100 940 9,4 13,61 3,09%
80 100 940 9,4 13,48 3,02%
150 100 940 9,4 13,18 2,87%
300 100 940 9,4 12,61 2,54%
500 100 900 9 11,94 2,47%
700 100 840 8,4 11,38 2,62%
800 100 800 8 11,12 2,81%
900 100 780 7,8 10,89 2,83%
1000 100 760 7,6 10,66 2,87%
1100 100 740 7,4 10,45 2,92%
1200 100 700 7 10,25 3,17%
1500 100 620 6,2 9,72 3,62%
2000 100 500 5 8,99 4,44%
3000 100 400 4 7,92 4,95%
4000 100 320 3,2 7,16 5,53%
5000 100 136 1,3 6,58 8,02%
10000 100 64 0,6 4,94 8,79%
10
Grafica 1.
Φ
f (kHz) Vi (mV) Vo (mV)
10 100 980 187,2 179,99 4,01%

20 100 980 181,4 179,98 0,79%
30 100 980 177,1 178,9 1,01%
50 100 940 180 178 1,12%
80 100 940 172,8 178 2,92%
150 100 940 168,4 177,92 5,35%
300 100 940 168,5 175,53 4,01%
500 100 900 151,2 160,54 5,82%
700 100 840 141,1 152,3 7,35%
800 100 800 138,2 145 4,69%
900 100 780 134,8 141,6 4,80%
1000 100 760 129,6 139,7 7,23%
1100 100 740 129,8 134,3 3,35%
1200 100 700 129,6 135 4,00%
1500 100 620 116,6 124 5,97%
2000 100 500 115,2 120 4,00%
3000 100 400 103,7 110,83 6,43%
4000 100 320 109,4 100,1 9,29%
5000 100 136 115,2 93,62 23,05%
10000 100 64 115,2 90,3 27,57%
11
Grafica 2
Av 70%
1,3MHz 1,46 MHz 8%
V. CONCLUSIONES
Comentar y concluir comparando con la respuesta del BJT
 Es importante tener en cuenta las capacitancias internas del osciloscopio y

de las sondas de medición, ya que estas afectan enormemente los cálculos,
en la gráfica Av – f notamos que nuestra medición de voltaje fue menor al
valor calculado pero esta diferencia se mantuvo constante para todas las
muestras tomadas. En la gráfica Φ vs. f los cálculos se acercan bastante a
los valores medidos.
12
 El funcionamiento en altas frecuencias del FET es mejor a diferencia del

funcionamiento en altas frecuencias del BJT, ya que el ancho de banda y la
ganancia son más estables, además en el laboratorio observamos que el FET
tiene un mejor funcionamiento en señales pequeñas porque presentó menos
distorsión, que su similar el BJT.
 El FET en source común, es equivalente al BJT en la configuración emisor

común, por lo cual se puede evidenciar que el FET en dicha configuración,
posee una ganancia de banda media bastante grande, pero un ancho de
banda muy pequeño. El BJT tiene una impedancia de entrada muy baja y por
tanto la mayor parte de la potencia de entrada, no se ve reflejada en la salida,
por el contrario el FET tiene una impedancia de entrada más alta que la del
BJT.
 Se puede observar que la impedancia de entrada va cayendo conforme la

frecuencia aumenta, ya que las reactancias van siendo cada vez más
pequeñas. En especial 𝐶𝐺𝑆 que está en paralelo con Rb, lo cual es la
impedancia que ve el generador.
VI. Bibliografía y referencias:
 https://www.electronicafacil.net/tutoriales/TRANSISTOR-FET.php
 Circuitos Microelectrónicos análisis y diseño, RASHID, páginas 165-175
 https://es.wikiversity.org/wiki/Transistor_JFET
13
Anexos:
1.
14

LabEle #4

Cargado por

Copyright:

Formatos disponibles

LabEle #4

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

LabEle #4

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS

EL FET EN ALTA FRECUENCIA

Aixa Ximena Ramírez - 20171005067

Nicolás Peña Romero – 20171005007

Wilson Cortes Sánchez – 20161005827

Docente: Jose Hugo Castellanos. 13 de Mayo de 2019.

Existen unos dispositivos que eliminan este inconveniente en particular y que

II. MARCO TEORICO

Explicación de la combinación de portadores.

En el caso de un diodo polarizado en sentido inverso, donde inicialmente los huecos

Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se

aumenta VDS aumenta una región con empobrecimiento de cargas libres

Figura 1:Combinacion de portadores

Cuando seleccionamos un transistor tendremos que conocer el tipo de

Zonas de funcionamiento del transistor de efecto de campo (FET):

ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como una

ZONA DE SATURACIÓN: En esta zona es donde el transistor amplifica y se

ZONA DE CORTE: La intensidad de drenador es nula (ID=0).

La operación de un FET de CANAL P es complementaria a la de un

Siempre nos va a interesar estar en la región de saturación, para que la única

 Vp es la tensión de puerta que produce el corte en el transistor FET.

Parámetros del FET

El parámetro rd se llama resistencia diferencial del sumidero del FET, y es la inversa

realidad, como he dicho antes existe algo de pendiente), entonces la rd es infinita

El FET en altas frecuencias

El FET en altas frecuencias se puede describir en términos del circuito en

Las capacidades entre la puerta y el surtidor y entre la puerta y el drenador son

Figura 3 -. Modelo alta frecuencia

III. DESARROLLO DISEÑO

FIGURA 4 . Polarización del FET para 𝑰𝑫 =4mA

Utilizando la ecuación de Shockley y los datos de encendido obtenido de la hoja de datos

del 2N7000 se calculara el 𝑉𝐺𝑆

Voltade de Threshold = 𝑉𝐺𝑆(𝑡ℎ) = 1.5V

𝐼𝐷 = 𝐾(𝑉𝐺𝑆 − 𝑉𝐺𝑆(𝑡ℎ) )2 [1]

Remplazando [2] en [1] y sabiendo que 𝐼𝐷 = 4𝑚𝐴

De igual manera sabemos que las gm es:

Figura 5 . Equivalente thevenin

𝑉𝑔 = 2.077𝑉 + (4𝑚𝐴)(1𝐾𝛺) = 6.077𝑉

IV. DESARROLLO GUIA

Obtener la respuesta en frecuencia

Figura 6. Amplificador en source común

El modelo de alta frecuencia seria:

Figura 7. Modelo alta frecuencia

Donde Cx son las capacitancias de la sonda que conecta el circuito al generador de

señales y la sonda que conecta la entrada al circuito osciloscopio.

Cy es la sonda que conecta la salida del circuito al osciloscopio.

Aplicando teorema de Miller obtenemos el siguiente circuito:

Figura8-. Modelo alta frecuencia aplicando Miller

Y si sumamos capacitancia en paralelo simplificamos el circuito

Figura 9. Modelo alta frecuencia simplificado

Ahora bien para aplicar constantes de tiempo y hallar 𝑓𝐻 obtendremos la resistencia

equivalente vista por cada uno de los capacitores.

Calculamos las constantes de tiempo:

𝐴𝑣𝑚 = −𝑔𝑚 ∗ 𝑅𝐿 = −13.848𝑚𝑆 ∗ 1𝐾𝛺

𝑨𝒗𝒎 = −𝟏𝟑. 𝟖𝟒𝟖

10 100 980 9,8 13,79 2,89%

10 100 980 187,2 179,99 4,01%

Medido Calculado Error

1,3MHz 1,46 MHz 8%