Laboratorio 6 Digitales
Laboratorio 6 Digitales
Laboratorio 6 Digitales
MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
Lima - Perú
2018
A) Usando multiplexores CI 74151 y algunas puertas adicionales,
diseñar un multiplexor 32 a 1. Se pide:
Solución:
VCC = PIN 16
GND = PIN 8
La función lógica prevista en la salida es:
̅ (𝑰𝟎. ̅̅̅
Z=𝑬 𝑺𝟎 . ̅̅̅
𝑺𝟏 . ̅̅̅
𝑺𝟐 + 𝑰𝟏 . 𝑺𝟎 . 𝑺̅̅̅𝟏 . 𝑺
̅̅̅𝟐 + 𝑰𝟐 . ̅̅̅
𝑺𝟎 . 𝑺𝟏 . ̅̅̅
𝑺𝟐 + 𝑰𝟑 . 𝑺𝟎 . 𝑺𝟏 . ̅̅̅
𝑺𝟐
+ 𝑰𝟒 . ̅̅̅
𝑺𝟎 . ̅̅̅
𝑺𝟏 . 𝑺𝟐 + 𝑰𝟓 . 𝑺𝟎 . ̅̅̅
𝑺𝟏 . 𝑺𝟐 + 𝑰𝟔 . ̅̅̅𝑺 𝟎 . 𝑺𝟏 . 𝑺𝟐
+ 𝑰𝟕 . 𝑺𝟎 . 𝑺𝟏 . 𝑺𝟐 )
Solución:
Diagrama Lógico
Simulación 2 Decodificadores CI 74138
E) Diseñe un codificador de prioridad de 4 entradas activas en
nivel bajo y una salida para indicar que no hay ninguna entrada
activa, como se muestra en la figura.
Solución:
Las entradas del codificador son entradas activas en nivel bajo, por lo que
E0 es la de mayor prioridad y E3, la menor prioridad.
Y = E0.E1.E2.E3
A1 = E0.E1
̅̅̅̅ + 𝐸2)
𝐴0 = 𝐸0(𝐸1
Codificador en DSCH
Simulación:
Simulación en VHDL:
Simulación Temporal
G) Analizar el circuito dado y hallar la expresión booleana de la
salida F en función de las entradas (X,Y,Z1,Z0)
Solución:
En la entrada “1” 𝑋 + 𝑌
En la entrada “3” 𝑌̅
A través de estas funciones, se arma la siguiente tabla de verdad para poder
hallar la expresión booleana de F.
X Y Z1 Z0 F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
𝐹 = 𝑋. 𝑌̅ + 𝑌̅. 𝑍1 + 𝑋̅. 𝑌. 𝑍0 + 𝑌. 𝑍1
̅̅̅̅. 𝑍0
Simulación en DSCH:
Simulación en VHDL:
Simulación Temporal: