Laboratorio 6 Digitales

Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1de 17

UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

 LABORATORIO Nº 6: Circuitos digitales para la gestión de


datos

 ASIGNATURA: Laboratorio de Circuitos Digitales

 GRUPO: Miércoles 18 - 20 horas (G4)

 SEMESTRE ACADÉMICO: 2018-II

 ALUMNO: Del Valle Chapoñan, Ricardo

 DOCENTE: Dr. Alarcón Matutti, Rubén

Lima - Perú
2018
A) Usando multiplexores CI 74151 y algunas puertas adicionales,
diseñar un multiplexor 32 a 1. Se pide:

-Resumen de la Hoja de Datos Técnicos del CI. Buscar en internet el


“data sheet”. Entender su funcionamiento lógico.
-Simular el equivalente lógico del CI y definirlo como símbolo. Incluir
el pin de VCC y GND con la misma distribución de pines del “data
sheet”.
-Mostrar el conexionado y simular el diseño usando el símbolo del CI.
El conexionado debe ser tal como se haría en un protoboard real.

Solución:
VCC = PIN 16
GND = PIN 8
La función lógica prevista en la salida es:

̅ (𝑰𝟎. ̅̅̅
Z=𝑬 𝑺𝟎 . ̅̅̅
𝑺𝟏 . ̅̅̅
𝑺𝟐 + 𝑰𝟏 . 𝑺𝟎 . 𝑺̅̅̅𝟏 . 𝑺
̅̅̅𝟐 + 𝑰𝟐 . ̅̅̅
𝑺𝟎 . 𝑺𝟏 . ̅̅̅
𝑺𝟐 + 𝑰𝟑 . 𝑺𝟎 . 𝑺𝟏 . ̅̅̅
𝑺𝟐
+ 𝑰𝟒 . ̅̅̅
𝑺𝟎 . ̅̅̅
𝑺𝟏 . 𝑺𝟐 + 𝑰𝟓 . 𝑺𝟎 . ̅̅̅
𝑺𝟏 . 𝑺𝟐 + 𝑰𝟔 . ̅̅̅𝑺 𝟎 . 𝑺𝟏 . 𝑺𝟐
+ 𝑰𝟕 . 𝑺𝟎 . 𝑺𝟏 . 𝑺𝟐 )

Diagrama lógico en DSCH:


Multiplexor 32 a 1 usando CI 74151 en DSCH
B) Usando DOS decodificadores CI 74138, diseñar un circuito
decodificador 4 a 16. Se pide:

-Resumen de la Hoja de Datos Técnicos del CI. Buscar en internet el


“data sheet”. Entender su funcionamiento lógico.
-Simular el equivalente lógico del CI y definirlo como símbolo. Incluir
el pin de VCC y GND con la misma distribución de pines del “data
sheet”.
-Mostrar el conexionado y simular el diseño usando el símbolo del CI.
El conexionado debe ser tal como se haría en un protoboard real.

Solución:
Diagrama Lógico
Simulación 2 Decodificadores CI 74138
E) Diseñe un codificador de prioridad de 4 entradas activas en
nivel bajo y una salida para indicar que no hay ninguna entrada
activa, como se muestra en la figura.

Solución:

Las entradas del codificador son entradas activas en nivel bajo, por lo que
E0 es la de mayor prioridad y E3, la menor prioridad.

La salida Y señala cuando no hay ninguna entrada activa en el codificador


de prioridad.

Y solamente dará “1” cuando E0=E1=E2=E3=”1”, por lo que:

Y = E0.E1.E2.E3

Luego, para A1 dará “1” cuando E0 y E1 sean “1” por lo que:

A1 = E0.E1

Y A0 dará salida “1” con la siguiente función:

̅̅̅̅ + 𝐸2)
𝐴0 = 𝐸0(𝐸1
Codificador en DSCH
Simulación:
Simulación en VHDL:

Simulación Temporal
G) Analizar el circuito dado y hallar la expresión booleana de la
salida F en función de las entradas (X,Y,Z1,Z0)

Solución:

Observando los circuitos que se conectan a las entradas que tiene el


multiplexor 4:1, se puede saber que:

En la entrada “0”  𝑋̅. 𝑌 + 𝑋. 𝑌̅

En la entrada “1”  𝑋 + 𝑌

En la entrada “2”  ̅̅̅̅̅


𝑋. 𝑌

En la entrada “3”  𝑌̅
A través de estas funciones, se arma la siguiente tabla de verdad para poder
hallar la expresión booleana de F.

X Y Z1 Z0 F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0

Usando Mapa de Karnaught se obtiene la siguiente expresión booleana:

𝐹 = 𝑋. 𝑌̅ + 𝑌̅. 𝑍1 + 𝑋̅. 𝑌. 𝑍0 + 𝑌. 𝑍1
̅̅̅̅. 𝑍0

𝐹 = 𝑌̅(𝑋 + 𝑍1) + 𝑌. 𝑍0(𝑋̅ + ̅̅̅̅


𝑍1)

Simulación en DSCH:
Simulación en VHDL:

Simulación Temporal:

También podría gustarte