Cap09 PDF
Cap09 PDF
Cap09 PDF
9.I. CARACTERISTICAS
Los dispositivos digitales ms elementales capaces de almacenar informacin en forma binaria han
sido analizados en el Captulo 6; como se recordar, stos son los biestables y los registros de
desplazamiento.
Las memorias son dispositivos capaces de almacenar grandes cantidades de informacin debido
a que internamente estn constituidas por un determinado nmero de registros que utilizan unas
entradas y unas salidas comunes para acceder a todos ellos. La informacin se almacena en las
memorias en forma de palabras formadas, normalmente, por uno, cuatro u ocho bits. Cada palabra
se almacena en una posicin que se identifica con una determinada direccin de memoria expresada
numricamente en el sistema hexadecimal.
Las caractersticas ms significativas de las memorias son las siguientes:
. Tiempo de lectura/escritura.
. Cadencia de transferencia.
. Densidad de informacin.
. Volatilidad.
. Capacidad.
La unidad de memoria, formada por uno o ms C1, es bsica en rJn sistema programable.
Adems, estos dispositivos pueden ser utilizados, por s solos, para implementar circuitos combina-
cionales y secuenciales (aadiendo, n este ltimo caso, algo de lgica SS1).
Entendemos por capacidad de una memoria el nmero de posiciones y, por tanto, de palabras que
puede almacenar. La capacidad total de una memoria expresada en bits ser el producto de las
posiciones m por el nmero de bits n que componen cada posicin:
N:mxn
406
MEMORIAS INTEGRADAS VLSI
uJo
u OUF o
oou') s? J
o
OU z
OO O
9? Pi
=>= U
F
o
bo
Eg
"ts
<
E
o
co o=
vo
o;
oo q=
oc
LG
.EH
o o*
o
o . "o3
! .(E
E
0)
o
I
E
f C)
q o
L
o
o
(,
tr o
< fo tr
9
o.E ,o
5a Q o;
o c =\<
d<
o
>=o S doY
.=
O
PrEi
Y oo-u .9
f lJ-
6>
o
o(r OC
.o
a o; !.o
c-oo
o=G
3'eH
- a.S
o-
o
.9
E
o .o
.=
=
.= o
O-
ol>
EA
6ff
a
o
o
J
rog ELECTRONICA DIGITAL
2nt:m
Las memorias se identifican por el nmero de posiciones y por el nmero de bits de cada una
de ellas. Los dispositivos de gran capacidad se miden en K's. Un K equivale a 1024 posiciones.
La capacdad de una memoria que utiliza n, variables binarias para direccionar todas sus posi-
ciones, expresada en K's, ser:
2nt - to
Control
Figura 9.2. Representacin simblica de una memoria RAM con sus entradas y salidas.
MEMORIAS INTEGRADAS VLS 409
Ao-4,
Por regla general, la capacidad de un solo CI suele ser insuficiente para satisfacer las necest-
dades de un sistema programable mnimamente complejo. En estos casos es necesario ampliar la
capacidad total, agrupando varios CI's de manera anloga al caso anterior'
En la Figura 9.4 se muestra una unidad de memoria formada por cuatro CI's. Como se puede
apreciat, es necesario utllizar un decodificador externo para realizar la seleccin del CI al que se
desea acceder para leer o escribir. El nmero de lneas de direccionamiento necesarias para
seleccionar cada uno de los chips depende del nmero total de CI's. En este caso, como el nmero
de circuitos es de cuatro, es suficiente con dos lneas.
Como veremos en los problemas resueltos, las necesidades tanto de RAM como de ROM
pueden ser tales que haya que expandir a la vez Ia longitud de palabra y la capacidad de la
memoria.
41O ELEcrRoNrcA DrclrAL
Los circuitos de memoria de tecnologas LSI y VLSI estn constituidos bsicamente por los
siguientes elementos:
o lJna mariz formada por un determinado nmero de clulas capaces de almacenar, cada una
de ellas, un bit de informacin.
. IJno o dos decodificadores para seleccionar cada una de las posiciones de la matriz.
. Un conjunto de buffers formados por puertas de tres estados que gobierna la entrada/salida
de datos bajo un circuito de control, al cual se le aplican las seales de lectura/escritura y
seleccin de chips.
Utilizando los distintos elementos descritos, las memorias se pueden organizar internamente de
dos formas diferentes. La ms sencilla se conoce con el nombre de seleccin lineal. En este caso,
la matriz est organizada en filas y columnas. El nmero de clulas de cada fila (nmero de
columnas) coincide con el nmero de bits de la palabra, y el nmero total de filas es igual al
nmero de posiciones de la memoria. Si el dispositivo dispone de z posiciones, el decodificador
deber ser de rn salidas. En la Figura 9.5 se muestra el diagrama de bloques de un dispositivo con
la organizacin descrita, mientras que en la Figura 9.6 se observa la estructura de la matriz de
dicho dispositivo, formada por 128 posiciones de ocho clulas cada una.
MEMORIAS INTEGBADAS VLSI 411
Posicin 0
Ao Do
A, D,
A2 D2
A^ D3
A4 q
A5 D5
Du,
A6
D,
R/W
Figura 9.5. Diagrama de bloques de una memoria RAM de 128 posiciones de ocho bits cada
una, con seleccin lineal.
D, D. D. Do D" D2 D, Do
Figura 9.6. Estructura de la matriz de una memoria RAM que utiliza el mtodo de seleccin
lineal.
Ao
A.
!r
A2 G Matriz de
.oi G
memoria
A3
oll9 ROM
A4 OU 128x128 bits
0)
A-
o
A6
Decodificador
de columna
D7 D6 D. D4 D" D2 D1 Do
Figura 9.7. Diagrama de bloques de una ROM de 128x128 bits con seleccin por doble
decodif icacin.
En la Figura 9.1 se muestra el diagrama de bloques de una memoria ROM cuya malriz est
formada por 128 x 128 bits. Esto quiere decir que tiene 128 hlas de 128 bits cada una. Cada fila
est dividida en ocho grupos de 16 bits cada uno. En el primer grupo estn situados los bits ms
significativos de cada palabra (de ocho bits) y en el octavo los 16 bits de menor peso.
El decodificador de filas es un dispositivo semejante a los que se emplean en la seleccin lineal.
En cambio, el de columnas est formado por ocho multiplexadores de 16 lners de entrada cada
uno. En la Figura 9.8 se muestra la seleccin de la palabra de ocho bits, a partir de la hla
de 128 bits.
A1
D^ D1
En la Figura 9.9 se muestra el diagrama de bloques del CI 2Il4A, de INTEL, que es una RAM
de lectura/escritura rganizada en I 024 palabras de cuatro bits cada una. Las entradas de control
son WE (Write Enabte) y CS. Cuando se aplica un nivel lgico cero u WZ el circuito queda
habilitado para escribir.
o,@
o"9
tlo, Circuito de
E/S de columna
t/o,
I /O"
@
I lo1
@;"@.iglg!.
_@
cs
@
WE_
PROBLEMAS RESUELTOS
9.3. Cuntas lneas de direccin son necesarias para seleccionar todas las posiciones de una
memoria de 16K x 8? Cul ser el nmero total de clulas de la matriz?
Solucin:
Por otra parte, sabemos que el valor de la capacidad, expresada en K's vale 2' ro; de esta
expresin deducimos Que n1 : 14, ya que
214-to:24:16K
9.4. Cuntos bytes u octetos pueden almacenarse en una memoria cuya matriz es de 128 x 128 bits?
Solucin: Un byte u octeto es una palabra de ocho bits. El nmero total de bits de la memoria ser
N:128x128:16384
Como n : 8:
* : Y: {# : 2048 posiciones
9.5. Cul ser la estructura delamatriz de una memoria de lK de capacidad y cuatro bits de
longitud de palabra que efecte la seleccin por doble decodificacin? Cuntas lneas de
direccin son necesarias para seleccionar cada una de las palabras?
Solucin:
N:1024x4:4096bits
MEMORIAS INTEGRADAS VLSI 415
",/+ox : oq
c) El nmero de lneas necesarias para seleccionar todas las posiciones ser n, : 10; ya que
al0-10 10
- I
-
Solucin:
N : 2048 x 8 : 16384clulas
d) Las lneas de datos sern ocho, puesto que la palabra es de ocho bits'
g.i. para direccionar las posiciones de una memoria se utiliza la notacin hexadecimal. Las
65 536 posiciones de una unidad de memoria de un determinado sistema se encuentran entre
las direcciones 0000 (la primera) y FFFF (la ltima). Calcular las direcciones de las posi-
ciones que ocupan los lugares: a) 5; b) 255; c) 1 024, y d) 32769'
Solucin:
9.9. Las necesidades de memoria de un sistema programable son las siguientes: a) una zona
de 12K para el sistema operativo; b) una zona para un intrprete de 4K; c) una zona libre
para el usuario de 6K, y d) una ROM de 2K.
Dibujar el mapa de memoria indicando la direccin de princ-ipio y la de final de cada
tramo, suponiendo que el orden de almacenamiento sea el sealado.
Principio 0000
12K
Fin 2FFF
Principio 3000
4K
Fin 3FFF
Principio 4000
6K
Fin 57 FF
Principio 5800 2K
Fn SFFF
9.10. Dibujar el diagrama de bloques de una ROM de 256 x 4 que utiliza seleccin lineal.
Solucin: Para seleccionar todas las posiciones son necesarias ocho lneas, ya que 28 : 256; por
tanto, el diagrama de bloques es el que se muestra en la Figura 9.11.
MEMORIAS INTEGRADAS VLSI 417
Posicin 0
Ao
Do
A1
A2 !
G
o Matriz B uffer D1
A3 F de de tres
256x4 estados D2
A4 o
0)
A3
o
D.
Au
A7
Posicin 256
cs
9.11. Repetir el problema anterior suponiendo, en este caso, que la memoria utlliza seleccin por
doble decodihcacin.
Bit 0
Ao
o
At !
oi:
A2 a Matriz
!0)
=F 32x32
A3 O a
C)
--> o
A^
Bit 31
Bit 31 aaa Bt
A-
A6 Decodif icador
de columna
A7
Buffer de
tres estados
cs
D3 D2 D1 Do
Solucin: Las lneas de datos y direcciones son las mismas que en el problema anterior. E1 diagrama
de bloques se muestra en la Figura 9.12.
La matriz tiene 32 x 32 bits; por tanto, cinco lneas de las ocho de direccin se utilizarn para
seleccionar cada una de las 32 filas. Las otras tres se aplicarn al decodificador de columna.
Solucin: El decodificador de fila debe tener 64 salidas y, por tanto, seis entradas, ya que 26 : 64.
Al circuito de decodificacin de columna llegan 128 lneas, ste ser el nmero de entradas. Las salidas
sern ocho debido a que la longitud de palabra es de ocho bits. Las lneas de direccin necesarias
para \a seleccin de columna son cuatro, puesto que, en total, las lneas de direccin son 10, ya
que2ro:1024.
Ao
A, !
A2 $o
-
A3 o! o
o
A4 o
A-
Bt O
Decodif icador
de columna
Buffer de
tres estados
D1 D6 Du Do D3 D' D1 Do
9.13. Dibujar el diagrama de bloques del decodificador de columna de una memoria ROM
de 256 x 4 cuya matriz est formada por 32 x 32 bits.
Solucin: Como la longitud de palabra es de cuatro bits, la estructura del circuito estar constituida
por cuatro grupos de ocho bits cada uno.
Si a cada multiplexador se aplican ocho bits, para seleccionar uno de ellos sern necesarias tres
lneas de direccin.
45 A6 A7
g.14, Tomando como referencia el diagrama de bloques de la memoria 2ll4{ (Fig. 9.9), disear
una memoria de lectura/escritura de 1024 x 1 bits. Definir, en primer lugar, el nmero de
lneas de direccin asociadas a los decodificadores'
Solucin: La estructura de la matriz es de 32 x 32; por tanto, las entradas del decodificador de h1a
han de ser 5 (25 :32). Como para direccionar 1024 posiciones son necesarias 10 lneas, e1 resto,
es decir, 5, se aplicar al decodificador de columna.
420 ELECTRONICA DIGITAL
Ao
A1 o
o-
A2
=+
Eo)
o!
A. 0)
o
A1
Au 46 A7 A8 As
9.15. Describir las caractersticas de una ROM utilizada para implementar un decodihcador BCD
de siete segmentos. Dibujar el diagrama de bloques con las entradas y las salidas.
Entradas Salidas
Nm.
A B C D a h c defs
0 0000 1111110
1 0001 0110000
2 0010 1101101
3 0011 1111001
4 0101 0110011
5 0101 1011011
6 0110 0011111
7 0111 1110000
8 1000 1111111
9 1001 1110011
MEMORIAS INTEG RADAS VLSI 421
Do a
A3 D1 b
D2
B A2 D^ d
D4
A, D- f
D. s
D Ao D. NC
9.16. Disear un contador bidireccional de dos bits utilizando biestables tipo D y una ROM.
Entradas
Control Estado actual Estado futuro
biestables
R Q' Qn Q' Qo Dl Do
0 0 0 0 1 0 1
0 0 1 1 0 1 0
0 1 0 1 1 1 1
0 1 1 0 0 0 0
I 0 0 1 1 i 1
1 0 1 0 0 0 0
1 1 0 0 1 0 1
1 1 1 1 0 1 0
Las entradas de direccin de la ROM se utilizan como variables de entrada (R y estado actual
de Q, y Qo) y las salidas de datos como entradas de los biestables. En las ocho primeras posiciones
de la ROM se graban los valores de las columnas D, y Do.
En realidad, la ROM sustituye al circuito combinacional que requieren los biestables para compor-
tarse como un contador sncrono.
422 ELECTRONICA DIGITAL
A2
Do
RoM
A1 8x2
D1
An
9.17. Construir una unidad de memoria ROM de 512 palabras de cuatro bits cada una utilizando
dispositivos de 512 x 1. Determinar las lneas de direccin necesarias.
Solucin: Son necesarias nueve lneas (o bits) de direccin, ya que 2e : 512. E\ diagrama de bloques
de la unidad se muestra en la Figura 9.18.
Ao-4"
D3 D2 D1
Solucin: Los bits de seleccin necesarios son 10 (21o : 1024). El circuito se muestra en la Figura 9.19
Ao-4"
R/W
cs
Por primera vezttilizaremos en 1a Figura 9.19 la conexin de elementos; se hace mediante un canal,
denominado tcnicamente bus, qte no es ni ms ni menos que un conjunto de conductores que
transportan seales elctricas de un mismo tipo. Los buses de un sistema programable son los de
direcciones, de datos y de control.
Solucin: En este caso es necesario ttibzar un decodificador para la seleccin del CI al que nos
queremos dirigir. Ao-Aro
4.,
4,,
E
Ao-4"
9.21. Disear una unidad de memoria para un sistema con microprocesador de ocho bits. Las
necesidades son4K de RAM y 4K de ROM. Los circuitos disponibles son de 2K x 4 para
memoria de lectura/escritura y de 2K x 8 para la memoria de slo lectura.
Solucin: Parala RAM se necesitan cuatro circuitos de 2K x 4 y para la ROM es suhciente con dos;
por consiguiente, el nmero total de dispositivos es de seis.
Como los circuitos RAM son de cuatro bits por posicin, es necesario seleccionar dos circuitos
simultneamente. El primero contendr los cuatro primeros bits del as de datos (Do-D) y el segundo
los cuatro restantes (Do-Dr).Por tanto, las lneas de seleccin que se precisan son cuatro exclusiva-
mente. Sin embargo, hemos optado por ut:tlizar un decodificador de tres entradas y ocho salidas con
el fin de disponer de cuatro lneas de seleccin libres, por si se desea ampliar 1a memoria total de1
sistema.
En la Figura 9.22 se muestra la unidad de memoria completa. Las lneas RIII/ y la entrada de
inhibicin/habilitacin E del decodificador se conectan al microprocesador a travs de un sencillo
circuito de lgica cableada.
MEMORIAS INTEGRADAS VLSI 425
Do-D,
R/W
4., @
Ar.
Ar"
!
a
E
o Disponibles para seleccin
O
o de otros circuitos
o
PROBLEMAS PROPUESTOS
9.23. Cul es el nmero de clulas de una memoria de 2K x 8 (2K de capacidad y 8 bits de longitud de
palabra)?
9.25. Calcular e1 nmero de lneas que son necesarias para direccionat 64K
Solucin: 16 lneas.
426 ELECTRONICA DIGITAL
9.26. Cuntas palabras de cuatro bits es posible almacenar en una matriz de 64 x 128?
g.27. Una memoria de 128 x 8 realiza la seleccin por coincidencia. Determinar la estructura delamattiz
y el nmero de lneas de direccin necesarias.
g.28. Disponemos de una ROM de 4K x 4 que contiene dos decodilicadores internos (uno de hla y otro
de columna). Calcular: a) nmero total de bits que puede almacenar; b) la estructura de la matriz;
c) nmero de lneas de direccin necesarias, y d) nmero de lneas de datos'
9.29. Cules son los nmeros decimales (base 10) correspondientes a las direcciones de memoria, expresadas
en hexadecimal, siguientes: 0F, FF, 4000, lABC?
9.30. Calcular el nmero total de posiciones existentes entre las direcciones 00FF y FF00, excluidas ambas.
9.31. Dibujar el diagrama de bloques de una RAM de 128 x 8 que tiene un solo decodihcador.
9.32. Dibujar el diagrama de bloques de una ROM de 2K x 4 con seleccin por coincidencia.
9.33. Representar 1a estructura interna de una ROM cuya matriz es de 32 x 32 y la longitud de palabra
de cuatro bits.
9.36, Implementar con una ROM un decodilicador 4116. lndicar el nmero de posiciones que son necesarias,
as como el contenido de cada una de ellas. Dibujar el diagrama de conexin con sus correspondientes
entradas y salidas.
g.37. Construir un contador de dcadas con biestables Z y una ROM para implementar la lgica combi-
nacional.
9.3S. Conectar cuatro elementos RAM de lK x 1 para construir una unidad de memoria de lK x 4.
MEMORIAS INTEGRADAS VLSI 427
9.39. Disear una unidad de memoria (ROM) de 64K x 8 a partir de dispositivos de 8K x 8'
L g.lO. En un determinado sistema programable se requiere una ROM de 2048 x 8 y una RAM de 4K x 8'
Los dispositivos disponibles son de 1K x 8 para la ROM y de 1K x 4 para la RAM. Representar la
unidad de memoria completa.
"/g.41. Representar el diagrama de bloques y el circuito de seleccin de una unidad de memoria compuesta
poi uru RAM de iOf , g y una ROM de 16K x 8 construida con elementos de 4K x 8 (la RAM)
y de 8K x 4 (la ROM).
APEN DICE
Encapsulados y caractersticas de la serie TTL
de integrados digitales
(Cortesa de Texas lnstruments)
06
Y.
428
APENDICE 429
HEX SUFFERS/ORIVERS
WITH OPENCOLLECTOB
HIGH,VOLTAGE OUfPUTS
07
p6itive Iogicl
sN7407 {J, N}
OUADRUPLE 2'INPUT
POSITIVE-AND GATES
08
p6irivs lo0ic:
Y=AB
fRIPLE 3'INPUf
POSITVE.NANO GATES
,10
p6tivo logcl
Y=A8a
TRIPLE 3.INPUI
POSITIVE-ANO CATES
fl
pGilivo logic:
Y=ABC
TRIPLE 3.INPUT
POSIfIVE.NAND GATES
YVITH OPEN.COLLECTOR OUIPUTS
12
pdtiYe logic:
Y=Ba
sN5412 {J, W} sN7412 {J N)
sN54LS12 {J. W) sN74LS12 (J, N)
430 ELECTRONICA DIGITAL
HEX SCHMITT.TRIGGER
INVERTERS
t4
p6tv lo0ic:
Y=
TRIPLE 3.INPUf
POSITIVE.ANO GATES
IVITH OPEN{OLLECTOF OUTPUTS
15
Pitlva logc:
Y-BC
OUAL 4.INPUT
POSITIVE.NANO GAfS
20
Fativ. logic:
v. EE6 vc c la
OUAL .lNPUT
POSITIVE.ANO GATES
21
po3itYs lqc:
Y - ABCD
SN7|H2l lJ, Nl
sN74LS21 (J, N)
NC-No lteral cn6cilon
OUAL .lNPUT
POSIfIVE.NAND GATES
WITH OPEN.COLLECTOR OUTPUTS
22
p6iiiv. lqc:
Y = ABCD
sN5122 (J, w) sN7422 {J, N} SN54H22 (w)
sN5H22 (Jl SN7!H22 (J, N)
sN5.LS22 (J, W| SN74LS22 tJ, Nl
SN54S22 {J. W} SN74S22 lJ- N) Nc-No int.rnt connectio
APENDICE 431
OUAI 4.INPUT
POSITIVE.NOH GAfES
I,\IITH SfROBE
25
pllvr logc:
Y - 61;E;c;i
TRIPLE 3.INPUT
POSITIVE.NOB GATES
27
p6ilive logic:
y = A+8t+C
&INPUT
POSITIVE.NANO GATES
30
pGtivb lo{ic:
v = racDEfcH
OUAORUPLE 2.INPUT
POSITIVE'OR GATS
32
ritiva lqic:
Y=A+B
OUAORUPL 2'INPUf
POSITIVE.NOR AUFFERS
WITH OPEN-cOLLECfOR OUIPUfS
33
Y=A+8
sN5433 (J, W) SN7433 (J, N)
sNsrLS33 {J, W) SN74LS33 (J. Nl
432 ELECTRONICA DIGITAL
OUAL [-INPUT
POSIIIVE.NAND BUFFRS
40
potiva lolc:
Y=mcD
4 LINE,TO-'IO.LINE OECODERS
42 BCD-TO,DECIMAL
43 EXCES5.3-TO-DEC IMA L
ACD-TOSVEN.sEGMENT DECODERS/DRIVERS
48 ,*ra""or uP ourPurs
"uLL
sN7448 1J. N)
sN74LS48 (J Nl
APENDICE 433
'73,'H73,'L73
FUNCTION fABLE
INPUTS UTPUTS
CLEAA CLOCK J K oo CLEAR CLOCK J
LXXX L XXX LH
HJ1 LL os o H ]LL og oo
HJ-LHL HL H 1 H ,L HL
HJLLH LH H LH LH sN5473 (J. Wl SN7473 {J, N}
HH sN54H73 lJ. W) SN74H73 {J, N}
H J']_ H H TOGG LE H TOGC LE
sN54L73 (J, T) SN74L73 (J, N)
H HXX uo uo
SN54LS73 {J, W} SN74LS73 (J, N}
FUNCION TABLE
INPUTS OUTPUTS
PBESf CLEAF CLOCK O oo
L H X HL
H L X X LH
L L X X H' H'
H H H HL
H H I L LH
H H L X o^ sN5474 (J) sN7474 (J, N) sN5474 (W)
sN54H74 {J) SN74H74 (J. N) sN54H74 {W)
sN54L74 (J) SN74L74 {J, Nl SN54L7r (Tl
sNsLsT4A {J, W) SN74LS74A (J. N)
sN54S74 {J. Wl SN74S74 (J. N)
76
'16.',!i16
FUNCTION TABLE
H' H'
oo 6o
HL sN5476 {J. W) SN7476 {J, N)
sNs4H76 (J. W) SN74H76 lJ, N)
TOG6LE sN54LS76 iJ. W) SN74LS76 {J, N)
8 0 3;::."""Ji-T$; ! J fl i""',#,',-"'
FUNCfION TABLE
Not 1,2, rnd 3)
(S.o
INPUTS OUNUTS
c-s A C^+r ! !
LLL HHL
LLH HLH sNs480tJ) sN7480(J.N)
LHL HLH
LHH LHL
HLL HLH
HLH LHL
HHL LHL
HHH
H - hch levdl, L - Low lev.l
doTES 1. n= .+ t+ Ai 42.B= ac+ B+ 81 82.
2, Whn Ai i! u.od ai n iput, A1 . 42 m!3t b low. Wh6 Bn is
82
83
SNt|83A U. l
SN7lLS83A (J, N)
85
86
"=AoB-AB+AE
FUNCTION TABLE
DECADE COUNTE RS
FUNCTION IABLE
I NPUfS OUTPTJTS
CLEAF CLOCK J K oo
LXXX LH
HILL og oo
HIHL HL
HILH LH
HIHH fOGGLE
HHXX 06 o
436 ELECTRONICA DIGITAL
r38
ECO.TO.OFCIMAL OECOOER/ORIVER
141 DRrvEscoLD.cArHoDE
INOICATOR TUEES
sN74l41 {J, N)
147
t48
sN74148 (J, N)
SN74LSI48 IJ. N}
t50
r5r
152
r53
154
15 5 rorErr-PoLE ourPUrs
4. TO lELIN DECOOERS/DMULTIPLEXERS
t59 oPEN-coLLEcroRourPUrs
,l60
l6l
DEcADE. olREcr cLEAR
162
163
D.ADE.sYNcHFoNouscLEAF
iliiiriritW) ;l ililirili
SN54162 (J, SN7'1162 (J, Nl
:l
SN54LS162A {J, W) SN74LSl62A (J, N)
:ffni{'l;" iiiri#.
Ens ...-r,--#;---.--
9.BIT OOD/EVEN PARITY GENERATORS/CHECKERS
ffil @
180
tl
il|
f*l
I I
,Iil
rr -t__r---r---r---
ll ,rrr ,Nrur v\ ooD I
ll
ll
ffi
'
I Il
_ .ffi";i '*:**:,;,
*"^+
@-:"t
SYNCHRONOUS UP/DOWN COUNTERS
lg0
r---'i-:. +-1
BcD
191 BLNARY
llrrllll ll
,,llllL---'
lt
I
ll
W ll
r E RS
ilili:iiu;l i,ry-
ffi
SYNCHRONOUS UP/OOWN DUAL CLOCK COUNTERS cr,-+
Gram--:--G-fi-6r
J:-I-:_G;6-T
I 2 l' --l-.*=J.-J={-i- I
lll-^llll
I BcD wrrH cLEAR ll
+.rndnfuild
' '_
--a-:
sN54192 {J. W} sN?4',192 {J, N)
sN54L192 (J) sN74192 (J, Nl
sN54Ls192 (J,W) SN74LS192 (J N)
sN54193 (J. W) sN74l93 {J, Nl
sN54Lr93 (Ji sN74Ll93 {J, N)
sNs4LS193 lJ. Wi sN74LSls3 (J. )
44O ELEcrRoNrcA DrGrrAL
194
266
1. Libros y manuales
2. Catlogos
441
lndice analtico
latch,23O
Absorcin, 2, 3
Master-Slaue, 23I
Activacin,
por flanco, 228,231 RS, 229, 231,235
por nivel, 228,230 sncronos, 229
Algebra de Boole, T,229,236
complementacin, 1,2 Binario, 126
definicin, 1
Binario nalural,126
multiplicacin, 1, 2 Boole, lgebra, 1
443
444 tNDtcE ANALrlco
Tiempo de ProPagacin, 63
Seleccin celda de memoria lineal, 410
Variables,
Seleccin celda de memoria por coincidencia'
411
anuladoras, 367,3'18
Semirrestador, 215
Semisumador, 176
creadoras, 36'7' 378
lgicas, 1
Simbologa de, 213
vi.,r"utiraio. led de riete segmentos, 168' 189'
contactores, 370