EMC y Seguridad funcional

1.3.5. Tipos de ruido

Es importante conocer las características que definen los diferentes tipos de
ruido que pueden afectar los circuitos electrónicos. Cada unos de los ruidos,
Figura 1-7 tiene orígenes bastante bien definidos, conocerlos nos ayudará a apli-
car las soluciones más correctas en cada caso.

Campos
eléctricos

Fluctuaciones
de la Campos
alimentación magnéticos
Tipos
de ruido

Transitorios Descargas
electrostáticas

Figura 1-7. Tipos de ruido.

Campos eléctricos: Se producen por tensiones elevadas conmutando en capa-
cidades parásitas. A través de estas capacidades se inyectan corrientes de interfe-
rencia. Un ejemplo clásico es la capacidad parásita de un FET respecto al radiador
o estructura metálica, utilizada para evacuar el calor. Cuando este FET conmuta
tensiones elevadas con tiempos de conmutación cortos, se produce la citada in-
yección de corriente. En resumen: en los campos eléctricos están implicadas ten-
siones elevadas, tiempos de conmutación cortos y capacidades parásitas.
Campos magnéticos: Son la consecuencia de corrientes circulando por induc-
tancias, en algunos casos éstas pueden ser parásitas. Cuando las líneas de un
campo magnético atraviesan otra inductancia cercana, en esa segunda inductan-
cia aparece otra corriente con la misma frecuencia del campo magnético y con una
amplitud que depende de la magnitud del campo y de la inductancia mutua entre
las dos inductancias. Cuando este acoplo es involuntario, se le llama crosstalk y es
considerado como ruido. En los campos magnéticos por tanto están implicados la
corriente, la inductancia y los tiempos de conmutación.
Transitorios: Aunque pueden tener una procedencia muy variada, en muchos
casos es producto de conmutaciones a frecuencias elevadas. La principal carac-
terística es que se trata de ruido en forma de fluctuaciones rápidas del nivel de
cualquier señal de control, que en principio debería mantenerse estable. Los tran-
sitorios pueden estar presentes en líneas de PCB, entradas de microcontroladores
o salidas de cualquier circuito.
Fluctuaciones de la alimentación: Como su nombre indica son variaciones de
cualquier forma, amplitud y frecuencia que pueden experimentar las líneas de

39
 EMC y Seguridad funcional

Cableados y conectores: El tipo de cables empleados, coaxiales, trenzados o

blindados, tiene una relación directa con la cantidad de interferencias que éstos
captarán o serán capaces de radiar a su entorno. Los tipos de conectores y la
agrupación de señales que se haga nos determinará el crosstalk entre pines. La
elección de conectores filtrados o no, tendrá que ver con la cantidad de energía de
RF que mandaremos al exterior y también la que entrará en el sistema.
Software: El software también tendrá alguna implicación en la respuesta final
del producto y algunas estrategias de software se pueden empezar a plantear
desde el inicio. El debouncing o la lucha contra el ground bounce y el filtrado digi-
tal pueden tener una contribución importante desde el terreno del software.

1.3.11. Métodos de diseño de EMC

Los métodos de diseño orientado a EMC y de evaluación de algunos paráme-
tros, son básicamente tres:
ƒ Reglas de diseño y listas de comprobación (Rules of thumb).
ƒ Cálculo.
ƒ Simulación.

Cada una de estas tres metodologías, Figura 1-11, comporta un nivel de preci-
sión y un tiempo de ejecución distintos. Las reglas de diseño son de simple aplica-
ción y no requieren mucho tiempo para llegar a un resultado, pero la precisión que
se obtiene no es muy elevada. Al ser reglas generales, no particularizan en un
diseño concreto, no obstante, sirven como cultura de base para evaluar si una
solución es mejor que otra. Conviene no confundir que las reglas de diseño no
pueden suplir la falta de experiencia y los conocimientos básicos de diseño de
lógica de alta velocidad, RF o líneas de transmisión.

Figura 1-11. Métodos de diseño orientado a EMC.

45
 Condiciones reales de ensayos de EMC

Cambios de herramientas a mitad del proyecto: El cambio a mitad de proyecto

de compiladores o herramientas de desarrollo perjudica la buena marcha del mis-
mo, causando retrasos y la posibilidad de errores en el producto desarrollado.

2.3. Condiciones reales de ensayos de EMC

2.3.1. Ensayos combinados de EMC y ambientales

Los fabricantes de productos electrónicos generalmente consideran los ensa-
yos de compatibilidad electromagnética y los ensayos ambientales como funciones
separadas, pero en realidad los ensayos de EMC son tan solo ensayos de otro
entorno más. El entorno electromagnético interacciona con el producto, al igual
que lo hace la temperatura, la humedad, la vibración o el polvo.
A pesar de que las especificaciones no exigen pruebas combinadas de EMC y
ambientales al mismo tiempo, en realidad los ensayos de EMC deberían estar
integrados en el resto. La humedad, la temperatura, la niebla salida o el polvo son
capaces de degradar el funcionamiento de los circuitos electrónicos y comprome-
ter la seguridad de circuitos críticos, los cuales no suelen fallar en condiciones
ambientales ideales. Un ensayo de EMC, combinado con otros de los nombrados,
asegura unos resultados mucho más realísticos. Típicamente el ensayo de ESD es
uno de los más susceptibles a fallar debido a condiciones ambientales no ideales.
Por el contrario, las emisiones, tanto conducidas como radiadas, no suelen verse
alteradas por estos factores externos.

2.3.2. Seguridad funcional durante el ciclo de vida del producto

A pesar de que no existen normas explícitas sobre el comportamiento en EMC
durante todo el ciclo de vida del producto, para aplicaciones de elevada seguridad,
como es el caso de aviónica, y funciones de seguridad en automoción, los produc-
tos electrónicos deberían envejecerse artificialmente antes de los ensayos de
EMC. De lo contrario, ¿cómo podríamos garantizar la integridad de las funciones
durante toda su vida útil? Un envejecimiento de los componentes y los materiales
de que se componen los productos electrónicos puede modificar los umbrales de
inmunidad y susceptibilidad frente a interferencias electromagnéticas, aumentado
el riesgo de fallo y en consecuencia la posibilidad de accidente.
Aprovechando que uno de los ensayos habituales es el test de vida (life test),
las unidades que han pasado este ensayo nos serán muy útiles para verificar que,
a pesar del envejecimiento, continúan pasando los ensayos de EMC y funcionan
correctamente. La secuencia de operaciones para el correcto diseño orientado a
garantizar la EMC y la seguridad funcional durante todo el ciclo de vida sería:
ƒ Envejecimiento acelerado del producto.
ƒ Ensayos de EMC combinados con ensayos ambientales de los circuitos
principales.
ƒ Ensayos de EMC combinados con ensayos ambientales de los circuitos re-
dundantes.
ƒ Inspecciones visuales, durante la manufactura, de la presencia de los com-
ponentes destinados a EMC y seguridad funcional.

56
 Fundamentos electromagnéticos

El campo magnético es un vector. A cada punto del campo en el espacio le co-

rresponde una magnitud y una dirección.
El campo magnético es una fuerza, pero esta fuerza sólo puede ser ejercida
en la presencia de otro campo magnético. Si dos conductores paralelos transpor-
tan la misma corriente, la fuerza del campo magnético hará que los dos conducto-
res se atraigan. La dirección de la fuerza, la dirección de la corriente y la dirección
del campo son todos perpendiculares entre sí.

3.4.1. Campo inducido

Cuando una bobina se mueve dentro de un campo magnético, entre sus termi-
nales aparece tensión. Esta tensión depende de la intensidad del campo magnéti-
co, del número de espiras de la bobina y de la velocidad a la que el flujo de campo
magnético está cambiando debido al movimiento.
El campo H es proporcional a la corriente que circula por el conductor. El cam-
po que induce voltaje es llamado B o campo inductivo. La relación entre B y H es:
B = μ R μ0 H
Ecuación 3-52. Relación entre B y H.
Donde: μ0 Permeabilidad en el vacío
μR Permeabilidad relativa del medio
Para un área de intensidad de campo constante, el flujo magnético Ф es sim-
plemente el producto de BA, donde B son teslas, A es el área en m2 y Ф es el flujo
en webers. El voltaje inducido en una bobina es:
dΦ
Vinducido = n
dt
Ecuación 3-53. Voltaje inducido en una bobina.
Donde: n Es el número de espiras de la bobina.
dФ Variación del flujo magnético.
dt Variación del tiempo.

3.5. La inductancia
La inductancia es uno de los conceptos más desconocidos en el diseño y ela-
boración de los productos electrónicos. La inductancia “descontrolada”, es decir, lo
que habitualmente conocemos como inductancia parásita, producida por las co-
nexiones, terminales de los componentes, vías o planos de alimentación y masa,
afecta de una manera decisiva al comportamiento de los circuitos electrónicos y
además es la máxima responsable de muchos de los problemas relacionados con
las EMC y la integridad de la señal. La inductancia en los planos masa hace que
éstos no sean equipotenciales, es decir, que el nivel de voltaje no sea el mismo en
todos sus puntos, cuando estos planos están recorridos por corrientes de alta fre-
cuencia, producidas por las propias demandas de corrientes de los circuitos inte-
grados. Si los planos no son equipotenciales significa que existen diferencias de
tensión entre un punto y otro del mismo plano, por lo que podemos afirmar que el
plano de masa se convierte en un generador de radio frecuencia.

81
 La inductancia

Tabla 3-1. La impedancia del circuito impreso puede realzar el ruido de la masa.
Por todo lo anterior, es interesante conocer la inductancia de un circuito cerra-
do, compuesto de una pista de señal más su retorno en el plano de masa, para
poder anticipar problemas de emisiones radiadas, crosstalk de impedancia común
o ruido delta I en los circuitos que vamos a diseñar. Una fórmula que nos va a
aproximar cual es la inductancia de la masa se muestra en la Ecuación 3-63:
μ0 ⎛ πh ⎞
LGND = l ln⎜⎜ + 1⎟⎟ en H.
2π ⎝ WGND ⎠
Ecuación 3-63. Inductancia del plano de masa.
Donde: LGND Inductancia del plano de masa en H.
µ0 Permeabilidad en el vacío. (4π x 10-7 H/m).
ℓ Longitud de la masa.
W Anchura de la masa.
h Altura de la pista hasta la masa.

3.5.12. Minimizar la inductancia. Inductancia de los conductores

Para poder controlar la inductancia es útil conocer como ésta depende de cier-
tas propiedades físicas del circuito. La inductancia es directamente proporcional a
la longitud de un conductor. Por tanto, la longitud de las pistas que transportan
corrientes transitorias elevadas debe mantenerse lo más corta posible. Esto no
siempre es posible, ya que en algunos sistemas existen cables o pistas de circuito
impreso con longitudes excesivas.
La inductancia es inversamente proporcional al logaritmo del diámetro del con-
ductor o a la anchura de un conductor plano. Para un conductor cilíndrico situado
por encima de un camino de retorno la inductancia es igual a:
⎛ 4h ⎞
L = 0.005 ln⎜ ⎟ en uH/pulgada.
⎝ d ⎠
Ecuación 3-64. Inductancia de un cable.

90
 Diseño orientado a EMC

conducen esta corriente hasta la carga. El sentido de estas corrientes está indica-
do en las pistas mediante la flecha gruesa. Como consecuencia de la corriente
que circula por cada una de las pistas, se producen líneas de campo magnético
con un sentido de giro determinado por la polaridad de estas corrientes.

3.7.2. Componentes no ideales

Las mayores dificultades de la EMC no están tanto en solucionar los conflictos,
sino en identificarlos. Cuando aparece un problema hay que investigar hasta dar
con el origen del problema y a veces no es fácil, ni siquiera teniendo experiencia.
Los circuitos, los componentes y las corrientes, en ocasiones no hacen su función
como nosotros prevemos. El comportamiento ideal de los componentes es bien
conocido por todos, pero a medida que aumenta la frecuencia estos componentes
no se comportan de un modo ideal, como tampoco se comportan de un modo ideal
otras partes del sistema, como el cableado, concebido para la interconexión y que
en ocasiones se comporta como antenas.
Con el aumento de la frecuencia, los condensadores aumentan su impedancia
debido a la ESL y las bobinas disminuyen su impedancia debido a la capacidad
parásita entre espiras. Es decir, totalmente el efecto contrario al esperado.

3.7.3. Antenas ocultas

Figura 3-19. Antenas ocultas.

Si algo radia como una antena y recibe señal como una antena, aunque no pa-
rezca una antena..., seguro que es una antena. Esta frase que aparecía de una
forma más cómica en una presentación de EMC, resume una gran verdad dentro
del diseño orientado a EMC. Cuando un producto electrónico emite interferencias
hacia el espacio seguro que lo hace a través de una antena. En realidad, nosotros
no hemos instalado ninguna antena en nuestro producto, pero la RF ha encontra-
do la mejor manera de propagarse utilizando alguna alternativa como antena. Las
antenas más eficaces siempre suelen ser componentes grandes o que contienen
gran cantidad de hilo de cobre. En la Figura 3-19 podemos ver algunas de estas
antenas no intencionadas que pueden emitir energía de RF al espacio.

100
 Fundamentos electromagnéticos

módulo, ésta alcanza una parte metálica cualquiera y produce una fuerte corriente
a través de pistas, planos de alimentación, radiadores, blindajes o cualquier objeto
metálico hasta alcanzar a través de las capacidades parásitas, el plano de test.
En la Figura 3-29 podemos ver dos ejemplos de descargas de ESD aplicadas
a módulos electrónicos. En la parte superior, la descarga alcanza un pin de entra-
da de un conector. La corriente circulará a través de la resistencia R, después una
parte de la corriente y dependiendo de la polaridad de la descarga lo hará por D1
o D2. Una descarga positiva va a incrementar el nivel de tensión del punto +5V,
por lo que un mal desacoplo del microcontrolador se traducirá en una destrucción
del mismo. Otra parte importante de la corriente circulará por C y finalmente todas
estas corrientes alcanzarán las capacidades parásitas.
La inmunidad frente a transitorios de ESD va a depender en gran medida del
valor que tomen estas capacidades parásitas, por lo que es muy importante man-
tener la distancia entre el plano de referencia y el módulo electrónico recomenda-
da en las especificaciones del ensayo, así como un control estricto del grado de
humedad en el ambiente.
El tipo de material indicado como aislante también debe ser respetado, ya que
el mismo actúa como dieléctrico, aumentando estas capacidades.

+5V +5V Caja de plástico

R D2
µC
D1 C
Plano de retorno

Capacidad parásita
Plano metálico

Radiador Caja de plástico

CI
Blindaje

Capacidad parásita
Plano metálico

Figura 3-29. Recorrido de la descarga de ESD.

En la parte inferior de la Figura 3-29 vemos otro tipo distinto de estructura en la
que aparecen objetos metálicos grandes, los cuales presentan dos desventajas:
son muy susceptibles de capturar las chispas procedentes del exterior y aumentan
su capacidad parásita respecto al plano metálico de referencia. En esta parte de la
figura no se ha incluido un PCB con plano de masa, por lo que los componentes
grandes aparecen como aislados eléctricamente. En estas condiciones es posible
tener toda una serie de descargas secundarias que pueden dañar componentes

117
 Ruido en los circuitos

Salida del Medida del

uControlador VCC bounce
activa a 1

Salida del
uControlador Medida del
activa a 0 ground
bounce

Figura 4-18. Así quedarán las dos mirillas para analizar el bounce.
ƒ Maximizar la capacidad on-chip. Esto creará una reserva de energía que no
estará afectada por la inductancia.
ƒ Maximizar la capacidad de desacoplo. Usar condensadores land-side o
bien die-side, siempre que sea posible. Colocar los condensadores lo más
cerca posible de los pines de alimentación.
ƒ Aumentar los tiempos de transición en los flancos, pero cuidado que puede
ser un arma de doble filo. Hacer los flancos más lentos los hace más sus-
ceptibles al ruido, cuanto más lentos más probabilidades de que se acople
ruido en el flanco y producir jitter.
ƒ Reducir la inductancia tanto como sea posible, usando siempre pistas
gruesas de alimentación y planos.
ƒ Minimizar la inductancia de los condensadores de desacoplo y de las vías.
ƒ Evitar retornos no ideales.
ƒ Configurar los pines no usados del microcontrolador como salidas y activar-
las a nivel bajo, para reducir el ground bounce. Esta configuración refuerza
la conexión a masa del microcontrolador.
ƒ Configurar los pines no usados del microcontrolador como salidas y activar-
las a nivel alto, para reducir el VCC bounce. Esta configuración refuerza la
conexión a la alimentación del microcontrolador.
ƒ Eliminar los zócalos de los integrados, ya que tienen una considerable in-
ductancia.
ƒ Hacer que las salidas del microcontrolador que llevan señales de frecuen-
cia media o alta sean las que tienen cerca una conexión de masa.
ƒ Crear diseños síncronos que no se vean afectados por los ruidos de masa.
ƒ Usar circuitos impresos multicapa.
ƒ Evitar que varias salidas conmuten al mismo tiempo. Decalar las salidas en
el tiempo.

153
 Contaminación de los planos

Vía a
Vía a
GND
+5V

-ISUPP
ISUPP

Vía a
Vía a
GND
+5V

Figura 8-27. Disposición para reducir el ruido en la entrada de alimentación del CI.

8.5.2. Reducción del ruido en los planos

Con la disposición de componentes que vemos en la Figura 8-28, la corriente
ISUPP queda más reducida que en el caso anterior. La situación ideal para bloquear
todo el ruido hacia los planos consiste en aumentar en cierta medida la inductan-
cia entre cada vía que conecta el condensador CDES a cada plano y reducir todo lo
posible la conexión entre el condensador CDES y los pines del circuito integrado.
Con esta configuración se consigue la máxima velocidad de entrega de energía
desde el condensador y la carga a velocidad lenta. Debemos recordar que los
valores de corriente de carga y descarga no dependen de la disposición, pero sí
podemos actuar sobre los tiempos de estos eventos, añadiendo por ejemplo pe-
queñas ferritas desde las vías que conectan los planos hasta el condensador.

Vía a
+5V

Vía a
GND

Figura 8-28. Disposición para evitar la contaminación de los planos.

314
 Corrientes parásitas a través de los radiadores

las corrientes parásitas tengan valores considerables al estar creadas por tensio-
nes con una dV/dt elevada. La Figura 10-10 es un ejemplo de corrientes parásitas
de alta frecuencia, producidas por la capacidad parásita de semiconductores del
clásico formato TO-220.
380V

dV/dt

80 ns

Capacidad parásita en el TO220

C≈55 pF

Termo-silicona 0,0884 * ε r * A
C= =
C≈55 d
p F 0,0884 * 4,5 *1,4
= = 55 pF
260 0,01
m A
C = Capacidad en pF
A = Area en cm2
εr = Constante dieléctrica
d = Separación en cm

Corriente a través del radiador

Radiador
CΔV 55 x10 −12 * 380V
IC = = = 260mA
t 80 x10 −9

∆V = Variación de la tensión
t = Tiempo

Figura 10-10. Corrientes de RF a través de los radiadores.

10.5.1. Corrientes parásitas en los chasis metálicos

Como en el caso anterior, ciertos elementos de potencia, unidos a un radiador
para evacuar el calor producido, son capaces de inyectar una considerable canti-
dad de corriente al mismo. Si además este radiador forma parte de un chasis, la
corriente parásita puede recorrer este chasis, si no se toman ciertas precauciones.
En la Figura 10-11 podemos apreciar como el radiador está unido físicamente
a un chasis metálico. En este caso, los elementos parásitos capaces de inyectar
corriente en el radiador son los que se hallan más próximos a él, como la bobina y
el propio FET. Entre ambos componentes y el radiador se forma una capacidad
parásita denominada Cp. Cuando el FET pasa al estado de corte, la tensión en su
drenador crece a gran velocidad y amplitud. Esta tensión crea un campo eléctrico
en Cp. Una corriente que se origina en C1 atraviesa estas capacidades parásitas
debido al flanco ascendente de la tensión. Una vez alcanzado el radiador, las co-
rrientes circulan libremente por el chasis y por medio de los condensadores CY1,
CY2 y el rectificador cierran el circuito de nuevo hasta el polo negativo del conden-
sador C1. Como se desprende de la figura, el bucle de corriente creado es consi-
derable, por lo que cabe esperar que las interferencias radiadas en modo diferen-
cial, sean también importantes. También las interferencias en modo común radia-
das a través de los cables de entrada de 220V, serán significativas.

344
 Diseño analógico y de potencia

geometría correcta de pistas de circuito impreso, de tal modo que garantice que
todos los caminos de retorno de las corrientes de cada condensador tenga la mis-
ma longitud.

Corrientes

Figura 10-14. Equilibrado de corrientes en condensadores electrolíticos.

En la Figura 10-14 podemos ver un ejemplo. Dos cortes, tal como se indica,
evitarán que los condensadores centrales soporten la mayor parte de la carga.
Existen otras topologías, pero esta es bastante efectiva.

10.6.2. Snubbers
En circuitos de potencia los elementos de conmutación como FETs o IGBTs,
que controlan cargas inductivas, deben estar correctamente protegidos en los
momentos de desconexión de las mismas para evitar las sobre oscilaciones o
ringings cuya amplitud puede destruir tales elementos.
Estas oscilaciones, con una frecuencia definida, son debidas a la inductancia
parásita del circuito a la que hay que añadir la inductancia dispersa en el caso de
transformadores y la capacidad parásita. Todo este conjunto de elementos parási-
tos constituyen un circuito resonante capaz de generar tensiones muy elevadas
que pueden poner en peligro los dispositivos semiconductores de conmutación. La
forma más fácil de reducir estos niveles de tensión consiste en utilizar una red RC,
serie conocida como snubber. Los valores de estos componentes deben ser los
apropiados para cada caso. En general, los pasos a seguir para determinar los
valores son los siguientes:
ƒ Medir la frecuencia de resonancia de la sobre oscilación (f en la Figura
10-15 izquierda).
ƒ Añadir un condensador entre drain y source del MOSFET, empezando por
un valor pequeño y aumentando progresivamente hasta que la frecuencia

349
 Investigación de causas

se suministran comercialmente, con varios tamaños para obtener distintas sensibi-

lidades. Las sondas tienen los blindajes necesarios para que respondan solamen-
te a los campos apropiados, especialmente las sondas de campo magnético tie-
nen un blindaje electrostático para evitar quedar afectadas por el campo eléctrico.
Si es usted un “manitas”, puede construirse estas sondas como aparecen en la
Figura 13-4 y ahorrarse algún dinero. En algunas WEB de gente experta en RF
puede encontrar los planos y explicaciones para poderlas construir. Las sondas le
permitirán hacer medidas relativas de la amplitud de las frecuencias, nunca medi-
das absolutas, a menos que disponga de los equipos adecuados para la calibra-
ción de las mismas, que normalmente no suele ser el caso.

Figura 13-4. Sondas para detección de campos eléctricos y magnéticos.

En esta figura, aparecen distintas sondas cada una para una aplicación con-
creta. Las sondas de modo común las utilizo para identificar cual es el cable que
radia las emisiones de modo común. Se trata de una ferrita realizada en dos mita-
des, que se abre para permitir pasar el cable por dentro de la ferrita. Acoplado a la
ferrita se halla un bucle y un conector que permite la conexión al analizador de
espectro. Una vez cerrado sobre el cable, el analizador mostrará las interferencias
que circulan por él, Figura 13-1.
La siguiente operación consiste en resintonizar el analizador de espectro en
las frecuencias de nuestro interés y mediante la sonda adecuada, -campo eléctrico
o campo magnético- empezamos a explorar los distintos circuitos de nuestro sis-
tema. Algunos consejos nos ayudarán a elegir la sonda adecuada. Si nuestro sis-
tema trabaja con tensiones bajas y corrientes elevadas, seguramente los proble-
mas se derivarán del campo magnético. En este caso utilizaremos una sonda de
campo magnético, con blindaje electrostático. Por el contrario si nuestro sistema
trabaja con tensiones elevadas y corrientes pequeñas, necesitaremos para nues-
tras investigaciones, utilizar sondas de campo eléctrico. Cuando estemos en pre-
sencia de tensiones y corrientes elevadas, deberemos utilizar como primera
aproximación, una sonda de campo magnético, sin blindar. Con este tipo de son-

385