「bit-wise」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a bit-wise phase shifting method, in a digital signal pattern and apparatus.例文帳に追加

ディジタル信号パターンにおけるビット毎移相方法および装置を提供する。 - 特許庁

Here at least one bit is selectively phase-shifted, in accordance with the bit-wise phase shift signal (406).例文帳に追加

ここでは、少なくとも１つのビットは、ビット毎移相信号に従って選択的に移相される（４０６）。 - 特許庁

The possibility of applying this algorithm to polynomials with coefficients from non-commutative rings is discussed as well as the bit-wise complexity of the algorithm. 例文帳に追加

このアルゴリズムを, 非可換リングからの係数を持つ多項式に適用する可能性と, このアルゴリズムのビット毎の計算量について議論する. - コンピューター用語辞典

Its interpretation depends on the value of flags, which can be a bit-wise ORed combination of the constants described below.例文帳に追加

sound の解釈は flags の値に依存します。 この値は以下に述べる定数をビット単位で OR して組み合わせたものになります。 - Python

This index table makes use of bit-wise index technology to perform a comparison, so that a string not coincident with a condition can be eliminated beforehand and search efficiency can be improved.例文帳に追加

本発明のインデックステーブルはビットワイズインデックス技術を運用して対比を行ない、ゆえに事前に条件に符合しないストリングを除去でき、検索効率を高めることができる。 - 特許庁

A fixed length code and a variable length code are parsed from a bit-wise stream of multimedia data by maintaining and reading the multimedia data in a processor-aligned way.例文帳に追加

マルチメディアデータをプロセッサアライメントされた方法で維持及び読み取ることによってマルチメディアデータのビット単位のストリームからの固定長符号及び可変長符号を構文解析する。 - 特許庁

The method for phase-shifting bits in a digital signal pattern combines a bit-wise phase shift signal and an external clock signal, to generate a perturbed clock signal (402).例文帳に追加

ディジタル信号パターンにおけるビット移相方法は、ビット毎移相信号を外部クロック信号と結合して、摂動クロック信号を生成する（４０２）。 - 特許庁

The result of the logical sum arithmetic operation is stored in an interruption holding register 160, and the bit wise OR of the contents of the interruption holding register 160 is calculated for generating an interruption request signal 174 to be applied to the CPU 12.例文帳に追加

論理和演算の結果は割込保留レジスタ１６０に格納され、割込保留レジスタ１６０の内容は、ＣＰＵ１２に与えられる割込要求信号１７４を生成するために、互いにビットワイズ論理和がとられる。 - 特許庁

In the semiconductor integrated circuit device, having the negative voltage boosting circuit and the positive voltage boosting circuit, a selection signal having an n-bit for setting an output voltage to a prescribed voltage is input to allow the positive voltage boosting circuit to start the boosting operation, and then the output voltage is increased step-wise as an absolute value to stabilize the output voltage of the positive voltage boosting circuit.例文帳に追加

負電圧昇圧回路と正電圧昇圧回路を有する半導体集積回路装置であって、出力電圧を所定の電圧へ設定するｎビットの選択信号が入力され、正電圧昇圧回路が昇圧動作を開始した後、出力電圧を段階的に絶対値として大きくして正電圧昇圧回路の出力電圧を安定させるようにした。 - 特許庁