Chair of Circuit Design

Department of Electrical and Computer Engineering

Technical University of Munich

Übungsblatt 1

Tobias Chlan, M.Sc

Technical University of Munich

Department of Electrical and Computer Engineering
Chair of Circuit Design
Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1 a)
Gegeben ist ein einzelner MOS-Transistor mit den VDS
folgenden Parametern:
- VDD = 1.8V
- Vbias = 1.0V
Technologie: 65nm-Technologie, kn = 200µ A/V 2 , Vbias M1
kp = 50uA/V 2 , λ = 0.2V −1 , Vth = 0.5V
a) n-MOS
→ Bei diesem Symbol ist die Pfeilrichtung
ausschlaggebend.

Tobias Chlan (TUM) | Elektronische Schaltungen 2

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1b) - Kleinsignalersatzschaltbild

Vbias VDS
G D

gm*vgs gds Vbias M1

Tobias Chlan (TUM) | Elektronische Schaltungen 3

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1c) - Designparameter IDS

- IDS = 10µ A VDS
Sinnvoller Arbeitsbereich für eine Stromquelle
→ Sättigung - Bedienung:
- Sättigung: VGS > Vth und VDS > VGS − Vth
Vbias M1
n-MOS ist in Sättigung sobald: VDS > VGS − Vth

1W
Drainstrom in Sättigung: ID = 2 L µ Cox · (VGS − Vth )2

Tobias Chlan (TUM) | Elektronische Schaltungen 4

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1c) - Designparameter IDS

- Technologie-Parameter: µ, Cox , Vth VDS
- Hinweis: kn = µn · Cox ; kp = µp · Cox
- Design-Parameter: W, L, VGS

Vbias M1

Tobias Chlan (TUM) | Elektronische Schaltungen 5

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1d) - Ausgangskennlinienfeld

VDS

Vbias M1

Tobias Chlan (TUM) | Elektronische Schaltungen 6

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

W
Problem 1e) - L
- Vbias = 1.0V und Vbias = 1.5V Eine gute Stromquelle hat einen sehr hohen
Innenwiderstand und einen möglichst großen
- kn = 200µ A/V 2 , Vth = 0.5V Spannungsbereich in der sich der Strom nicht
1W 2
Drainstrom in Sättigung: ID = 2 L kn · (VGS − Vth ) ändert. Um diese Eigenschaften in dem Fall zu
W 2ID
→ L = kn (Vbias −Vth)2
optimieren eigenen sich kleine
Bias-/Gate-Source-Spannungen besser <->
W 2·10µ Ausgangskennlinienfeld aus d). Um größere Ströme
→ Vbias = 1.0V : L = 200µ(1.0−0.5)2
= 0.4
W 2·10µ treiben zu können, soll demnach das W/L-Verhältnis
→ Vbias = 1.5V : L = 200µ(1.5−0.5)2
= 0.1 angepasst werden.

Tobias Chlan (TUM) | Elektronische Schaltungen 7

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1f) - Ausgangskennlinienfeld

Modifizierte Shichmann-Hodges-Modell:
Lmin
ID = 12 W 2
L kn · (VGS − Vth ) · (1 + λ L (VDS − (VGS − Vth )))
-λ ... Kanallängenmodulation oder Kanallängenreduktionsfaktor
-Lmin ...kleinste mögliche Länge die designt werden kann. Kann mit der Technologie-Größe gleichgesetzt
werden - kein Designparameter
-L... der Designparameter Kanallänge des Transistors

In ID = ID0 · (1 + λ Lmin
L (VDS − (VGS − Vth )))
ist erkennbar das größere Längen L zu einer Abschwächung der Kanallängenmodulation führen. Dieser
Effekt ist bei moderneren Technologien stärker ausgeprägt (kleineren Bauteilen→ Kurzkanaleffekt).

Tobias Chlan (TUM) | Elektronische Schaltungen 8

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 1f) - Ausgangskennlinienfeld

VDS

Vbias M1

Tobias Chlan (TUM) | Elektronische Schaltungen 9

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2
Gegeben ist ein MOS-Transistor in
Diodenkonfiguration mit den folgenden Parameter:
• VDD = 1.8V
• WL = 10
• ID = 10µ A
Technologie: 65nm-Technologie, kn = 200µ A/V 2 , M1
kp = 50µ A/V 2 , λ = 0.2V −1 , Vth = 0.5V

Tobias Chlan (TUM) | Elektronische Schaltungen 10

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2a) - Arbeitsbereich

→ Bedienungen:
- Sättigung: VGS > Vth und VDS > VGS − Vth
- Triode: VGS > Vth und VDS < VGS − Vth
Strom fließt, wenn MOS über der Schwellspannung
Vth ist, bedeutet VGS > Vth .
M1
Mit VD = VG :
VDS > VGS − Vth ⇒ 0 > −Vth ⇒ Vth > 0
Damit befindet sich der Transistor in Sättigung.

Tobias Chlan (TUM) | Elektronische Schaltungen 11

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2b) - VDS − IDS -Diagramm

M1

1W 2
→ ID = 2 L kn · (VGS − Vth )

Tobias Chlan (TUM) | Elektronische Schaltungen 12

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2c) - Kleinsignalersatzschaltbild

Für die Betrachtung im Kleinsignal wird im G D
Arbeitspunkt linearisiert bzw. abgeleitet.
Kleinsignalgrößen werden immer vom Arbeitspunkt
referenziert → es wird die Abweichung vom
Arbeitspunkt betrachtet. gm*vgs gds

S S

Tobias Chlan (TUM) | Elektronische Schaltungen 13

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2d) - gm berechnen

Gegeben sind zwei Arbeitspunkte mit VDS1 = 0.6 G D
und VDS2 = 1.0V .

Für gm gilt:
gm*vgs gds
δ ID W
gm = = L kn · (VGS − Vth )
δ VGS S S
Da VDS = VGS folgt für gm :

gm1 = 10 · 200µ · (0.6 − 0.5) = 200µ S

gm2 = 10 · 200µ · (1.0 − 0.5) = 1mS

Tobias Chlan (TUM) | Elektronische Schaltungen 14

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2d) - Kleinsignalgröße vDS

Kleinsignalgrößen werden immer vom
Arbeitspunkt referenziert:
→ Für vDS1 bzw. ∆vDS1 gilt:
vDS1 = VDS − VDSAP = 0.05V
1
vDS2 = VDS − VDSAP = 0.35V
2

→ Bei größeren Abweichungen vom Arbeitspunkt

kann der Fehler in der Linearisierung relativ groß
und demnach unbrauchbar werden.

Tobias Chlan (TUM) | Elektronische Schaltungen 15

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2e) - Ausgangswiderstand ro

Der Ausgangswiderstand ist definiert zwischen den G D
zwei Terminals, in dem Fall Drain oder Gate und
Source.

Damit ergibt sich für den Widerstand: gm*vgs gds

v ∆v
ro = i DS = ∆i DS
DS DS

S S
Der Ausgangswiderstand ist eine Kleinsignalgröße!
v v 1
ro = i DS = v ·(gDS+g ) = gm ||rDS = 1 1 = 1+rrDS gm
DS DS m DS gm + r DS
DS
Alternativ erkennt man auch, dass vGS als
Steuergröße kurzgeschlossen wird und sich der
MOS-Transistor somit in Sättigung wie ein
Widerstand bzw. Leitwert verhält.

Tobias Chlan (TUM) | Elektronische Schaltungen 16

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2f) - Kleinsignalersatzschaltbild 2

Kanallängenmodulation λ soll vernachlässigt G D
werden.
Das bedeutet rDS bzw. gDS wird vernachlässigt (→
Kurzschluss) und aus dem
Kleinsignalersatzschaltbild gestrichen. gm*vgs

S S

Tobias Chlan (TUM) | Elektronische Schaltungen 17

Chair of Circuit Design | Department of Electrical and Computer Engineering | Technical University of Munich

Problem 2g) - Ausgangswiderstand ro

Kanallängenmodulation λ soll vernachlässigt G D
werden.
Da rDS gegen unendlich geht bzw. gDS zu 0 gesetzt
wird, kann mit e) der Ausgangswiderstand neu
berechnet werden: gm*vgs
1
ro = limrDS →∞ gm ||rDS = limrDS →∞ 1 1 =
gm + r
DS
= 1
gm
S S

Alternativ erkennt man direkt aus dem vereinfachten

Kleinsignalersatzschaltbild:
ro = g1m

Vereinfachung dann sinnvoll bzw. gültig, wenn

rDS >> 1/gm gilt.

Tobias Chlan (TUM) | Elektronische Schaltungen 18

Übungsblatt 1

Tobias Chlan, M.Sc

Technical University of Munich

Department of Electrical and Computer Engineering
Chair of Circuit Design