Elemento de Competência da Unidade Didáctica

Caro(a) Estudante!
Na unidade didáctica 22, você foi apresentado as formas de representar o
comportamento pretendido para um simples sistema digital., recorrendo a um
conjunto de formalismos matemáticos
Contesto da experiência
denominados Álgebra de Boole Na presente
e da realidade
unidade didáctica vamos aplicar com profundidade
Os sistemas digitais não as técnicas de minimização de funções booleanas
operam com números nas formas padrão, permitindo obter circuitos
decimais. digitais combinatórios à base de portas lógicas
básicas.

Nesta unidade didáctica, você vai montar e

reparar circuitos codificadores, descodificadores,
multiplexadores, desmultiplexadores,
comparadores, somadores e subtratores. Todos estes circuitos são designados
por circuitos digitais combinatórios devido às suas saídas que são exclusivamente
função das suas entradas, sem intervenção do último valor em que se
encontravam essas saídas.

Portanto, ao terminar esta unidade didáctica, você será capaz de:

Elementos de Competência da Unidade Didáctica

❖ Projectar, implementar e montar circuitos digitais combinatórios à base de
portas lógicas básicas e circuitos integrados comerciais.
 Objectivos

No final desta unidade didáctica, você será capaz de:

1. Projectar e montar circuitos combinatórios (coder e decoder) à base de

portas lógicas básicas comerciais;

2. Projectar e montar circuitos combinatórios aritméticos (comparadores,

somadores e subtratores) de 1 e 2 bits à base de portas lógicas básicas
comerciais;

3. Projectar e montar somadores de até 3bits para funcionar como subtrator;

4. Implementar e montar circuitos combinatórios até 8bits em PLC TSX17;

5. Montar circuitos combinatórios de 4 e de 8bits usando circuitos integrados

comerciais;

6. Reparar circuitos digitais combinatórios;

2
 Esquema de apresentação dos conteúdos

1. CIRCUITOS COMBINATÓRIOS
1.1. Codificador (CODER)
1.1.1. Codificador Binário
1.2. Descodificador (DECODER)
1.2.1. Descodificador para dígitos de 7 segmentos
1.3. Comparador
1.3.1. Circuito integrado comparador 7485
1.4. Somador
1.4.1. Somador SN74LS83A
1.5 Subtrator
1.5.1. Subtrator pelo método de complemento
1.6 Somador Subtrator

2. RESUMO

3. BIBLIOGRAFIA

4. GLOSSÁRIO

5. ANEXOS

3
 Desenvolvimento dos conteúdos

1. CIRCUITOS COMBINATÓRIOS
Caro(a) estudante!
Como o nome diz, estes circuito resultam da
Contexto da experiência e da combinação das portas lógicas NOT, AND, OR
realidade e XOR. Circuitos combinatórios são todos os
circuitos lógicos cujas saídas em dado instante
Os circuitos combinatórios
são determinadas unicamente pela combinação
não têm memória.
das varáveis de entrada nesse mesmo instante.

Figura 23.1

O tratamento matemático dado a essa combinação continua sendo a álgebra de

Boole, desde que o número de variáveis de entrada não seja elevado.

1.1. Codificador (CODER)

Caro(a) estudante, o codificador é um circuito que

Conceptualização
converte um determinado código de uma base e
outro código da mesma ou outra base. Por exemplo, Codificador é um circuito
codificar um número decimal em BCD8421 ou em combinatório formado
BCD2421, converter um código BCD2421 em por 2 n entradas e n
BCD8421, um código BCD8421 em código Gray, saídas, que converte um
etc. tipo de código em outro
tipo.
Isto significa que na entrada é colocado um
determinado código e na saída aparece um outro
código, diferente do que foi apresentado à entrada

1.1.1. Codificador Binário

Contexto da experiência e da Caro(a) estudante, você se lembra que na

realidade unidade 21 fizemos a conversão de um número
decimal para BCD?
As calculadoras e os
telefones têm circuitos Um codificador binário recebe na entrada um
codificadores binários. número decimal e converte-o para binário BCD.
Você sabe que só é possível converter 10

4
números decimais diferentes em BCD. Também se lembra que o BCD é de 4bits.

Vamos fabricar um codificador binário para converter os primeiros 8 números

decimal para BCD8421. O circuito terá 8 entradas correspondentes aos números
de 0 à 7 no sistema decimal. Como são 8 entradas, na saída teremos 3 variáveis.
Portanto, cada entrada corresponde um único número. E cada entrada só deve
estar activa para representar um único número. Vamos a tabela de verdade:

Entradas Saídas (BCD)

Deci
mal

I7 I6 I5 I4 I3 I2 I1 I0 C B A
0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 1 0 0 0 1
2 0 0 0 0 0 1 0 0 0 1 0
3 0 0 0 0 1 0 0 0 0 1 1
4 0 0 0 1 0 0 0 0 1 0 0
5 0 0 1 0 0 0 0 0 1 0 1
6 0 1 0 0 0 0 0 0 1 1 0
7 1 0 0 0 0 0 0 0 1 1 1
Tabela 23.2

Portanto:
A = I1 + I 3 + I 5 + I 7
B = I2 + I3 + I6 + I7
C = I4 + I5 + I6 + I7

O diagrama lógico correspondente às três saídas é o que você pode ver na

figura23.3

5
 Figura 23.3

Vamos ao PLC TSX17. Seja:

I 0 = I 0.00
I 1 = I 0.01
I 2 = I 0.02
I 3 = I 0.03
I 4 = I 0.04
I 5 = I 0.05
I 6 = I 0.06
I 7 = I 0.07

Diagrama de contacto LADDER

6
 Figura 23.4
Lista de instruções
L I 0.01 L I 0.02 L I 0.04
O I 0.03 O I 0.03 O I 0.05
O I 0.05 O I 0.06 O I 0.06
O I 0.07 O I 0.07 O I 0.07
= O 0.00 = O 0.01 = O0.02
NOP
Caro(a) estudante, tal qual vimos para o casos das portas NOT. AND, OR e XOR,
existe na tecnologia TTL circuitos codificadores, SN74LS147 e SN74LS148, com
oito linhas de entrada e três de saída. São circuitos integrados deferentes dos
anteriormente vistos:

7
 • Circuitos activados em baixo nível (active low), isto quer dizer que a
saída fica activa quando a entrada esta em zero (0);
• Para além de linhas de entrada e de saída, os circuitos dispões de uma
entrada de inibição E 1 (na língua inglesa enable), de modo que o seu
valor deve ser zero (0) para haver codificação;
• O SN74LS148 tem saídas EO e GS enquanto o SN74LS147 tem
saídas NC e D . A saída EO indica, através de um nível baixo (L ou 0)
que todas as entradas estão no nível alto (H ou 1). A saída GS passa ao
nível baixo algumas das entradas de dados estiverem activas, isto é,
quando o circuito está a codificar;

Figura 23.4 a) Codificador SN74LS148

No datasheet do SN74LS148 em anexo, você pode ver toda a informação técnica
e configurações deste circuito integrado.

Figura 23.4 b) Codificador SN74LS148

Como você pode ver na tabela de verdade 23.5, o nível activo é o zero (0), e as
saídas indicam, em valor complementar, o valor binário correspondente à entrada
activa.

8
Tabela 23.5

9
 Experimentação activa
(1)
Caro(a) estudante!
Depois da consideração que foi feita, verifique se percebeu a matéria até aqui
abordada sobre codificadores (conversores), respondendo as questões que
seguem:

1. Seja dado abaixo a tabela de verdade para um circuito conversor de

binário de 4bits para seu complemento a 2. Represente o circuito lógico à
base de portas lógicas, as ligações dos circuitos integrados (um CI
SN74LS86 e um CI DM74LS32) e lista de instruções para o PLC TSX17.

Entradas Saídas
Decimal

Binário natural Complemento a 2

I3 I2 I1 I0 D C B A
0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1
2 0 0 1 0 1 1 1 0
3 0 0 1 1 1 1 0 1
4 0 1 0 0 1 1 0 0
5 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 0
7 0 1 1 1 1 0 0 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 0 1 1 1
10 1 0 1 0 0 1 1 0
11 1 0 1 1 0 1 0 1
12 1 1 0 0 0 1 0 0
13 1 1 0 1 0 0 1 1
14 1 1 1 0 0 0 1 0
15 1 1 1 1 0 0 0 1

2. Seja dado abaixo a tabela de verdade para um circuito conversor de

códigos BCD 2421 para BCD 8421. Represente o circuito lógico à base
de portas lógicas, as ligações dos circuitos integrados (SN74LS86,
DM74LS32, DM74LS08 e DM74LS04) e lista de instruções para o PLC
TSX17.

Entradas Saídas
BCD 2421 BCD 8421
I3 I2 I1 I0 D C B A

10
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 0 1 0 1 0 1
0 1 1 0 0 1 1 0
0 1 1 1 0 1 1 1
1 0 0 0 0 0 1 0
1 0 0 1 0 0 1 1
1 0 1 0 0 1 0 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 1 0
1 1 0 1 0 1 1 1
1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 1

11
3. Seja dado abaixo a tabela de verdade para um circuito conversor de
binário de 4bits para Gray. Represente o circuito lógico à base de portas
lógicas, as ligações dos circuitos integrados (SN74LS86, DM74LS32,
DM74LS08 e DM74LS04) e lista de instruções para o PLC TSX17.

Entradas Saídas

Decimal
Binário natural Gray
I3 I2 I1 I0 D C B A
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 0 1 0
4 0 1 0 0 0 1 1 0
5 0 1 0 1 0 1 1 1
6 0 1 1 0 0 1 0 1
7 0 1 1 1 0 1 0 0
8 1 0 0 0 1 1 0 0
9 1 0 0 1 1 1 0 1
10 1 0 1 0 1 1 1 1
11 1 0 1 1 1 1 1 0
12 1 1 0 0 1 0 1 0
13 1 1 0 1 1 0 1 1
14 1 1 1 0 1 0 0 1
15 1 1 1 1 1 0 0 0

4. Seja dado abaixo a tabela de verdade para um circuito conversor de

códigos BCD 8421 para BCD excesso 3. Represente o circuito lógico à
base de portas lógicas, as ligações dos circuitos integrados (SN74LS86,
DM74LS32, DM74LS08 e DM74LS04) e lista de instruções para o PLC
TSX17.

12
 Entradas Saídas
Decimal

BCD 8421 XS-3

I3 I2 I1 I0 D C B A
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0

13
1.2. Descodificador (DECODER)

Caro(a) estudante, um descodificador

Contexto da experiência e selecciona uma das saídas dependendo da
da realidade combinação binária presente na entrada.
Os descodificadores Servem para converter um código binário de n
realizam a função inversa bits para um outro código de uma entre K
dos codificadores. saídas possíveis.
Seja dada uma tabela de verdade de um
descodificador de 2 entrada e 4 saídas activas
em baixo nível:
Entradas Saídas
a1 a0 S4 S3 S1 S0
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 1
Tabela 23.6

Desta tabela você pode ver que:

S 0 = a 1  a 0  S = a 1  a 0 = a1 + a 0

S 1 = a 1  a 0  S = a 1  a 0 = a1 + a 0

S 0 = a1  a 0  S = a1  a 0 = a 1 + a 0

S 0 = a1  a 0  S = a1  a 0 = a 1 + a 0

Uma vez que as saídas são em baixo nível, nós negamos cada uma para
obtermos cada saída S. Destas expressões de saída, resulta o seguinte diagrama
ou circuito lógico:

14
 Figura 23.7 a)
ou

Figura 23.7 b)
Vamos ao PLC TSX17. Seja:

15
 a 0 = I 0.00 S1 = O 0.01
a1 = I 0.01 S 2 = O 0.02
S 0 = O0.00 S 3 = O 0.03

Diagrama de contacto LADDER

Figura 23.8 a)

Ou

Figura 23.8 b)

16
 Lista de instruções

LN I 0.00 L I 0.00 LN I 0.00 L I 0.00

AN I 0.01 AN I 0.01 A I 0.01 A I 0.01
= N O 0.00 = N O0.01 = N O 0.02 = N O0.03
NOP
Ou

L I 0.00 L I 0.01 LN I 0.01 LN I 0.00

O I 0.01 ON I 0.00 O I 0.00 ON I 0.01
= O0.00 = O 0.01 = O0.02 = O0.03
NOP

Vamos agora analisar um descodificador existente no mercado em circuito

integrado TTL, que é o CI SN74LS42.

O SN74LS42 (veja o datasheet no anexo) é um descodificador decádico que

acciona uma das dez saídas quando uma combinação binária BCD é aplicada em
suas entradas. Nesse projecto, ele identificará uma característica qualquer de
uma entidade pelo período total do sinal recebido, de acordo com os valores de
períodos representados em bits, e sua interface de saída é um conjunto de led´s.

Figura 23.9

1.2.1. Descodificador para dígitos de 7 segmentos

Caro(a) estudante, no mundo electrónico, o
Contexto da experiência e mostrador ou display de 7 segmentos é uma
da realidade das formas para mostrar os números árabes.
No desporto, os Este tipo de mostrador precede o mostrador de
marcadores electrónicos matriz de pontos, que é muito utilizado hoje em
usam mostradores de 7 dia. O Mostrador de 7 segmentos é composto
segmentos. por sete segmentos, figura 23.10. Os

17
segmentos são combinados para produzir representações normalizadas dos
números decimais Árabes.

Figura 23.10 : Display de 7 Segmentos

Caro(a) estudante, o display de sete segmentos é formado por sete leds,

dispostos em forma de oito. Cada traço do número oito é um segmento e
corresponde a uma letra, portanto, o display tem as letra “a, b, c, d, e, f, g”, veja a
figura 23.11:

Figura 23.11 : Display de 7 Segmentos

O display pode ser do tipo ânodo comum, ou seja os terminais ânodo de todos os
segmentos estão interligados internamente e para o display funcionar, este
terminal comum deverá ser ligado em Vcc, enquanto que os segmentos para ligar
precisam estar ligados no GND (lógica inversa). Já o display cátodo comum, é o
contrário, ou seja, o terminal comum, deverá ser ligado ao GND e para ligar o
segmento é necessário aplicar Vcc ao terminal.
Actualmente, o display mais comercializado é o do tipo ânodo comum.
Como os segmentos são leds, então preciso limitar a corrente, para isso você
deve usar um resístor em cada segmento. A corrente utilizada, depende do brilho
que queremos do display, normalmente se utiliza entre 220 e 560Ω, para uma
fonte de 5Volts, o que equivale entre 9mA a 20mA.

Você não deve usar valores de resístores muito baixo, pois estará a
reduzir a vida útil do display, inclusive pode queimar o segmento. Se for a
usar um display, teste antes cada um dos segmentos, para ter certeza que18
não está usando um display com algum segmento queimado.
 No lado esquerdo,
temos um display
de sete segmentos
e a respectiva
pinagem.
No lado direito
temos os dois
tipos de displays,
ânodo comum e
cátodo comum.

Circuito Integrado do Descodificador entre o DCB (BCD) e os 7 Segmentos BCD,

converte as quatro entradas binárias de A à D em sete saídas que activam o
display de 7 Segmentos.

Figura 23.12 : Decoder e Display de 7 Segmentos

Vamos ver a tabela de verdade correspondente entre as entradas BCD e as

saídas do descodificador para decimais de 0 à 9.
Entrada BCD Saída do decoder para o display de 7 segmentos display
D C B A a b c d e f g decimal
0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
0 0 1 0 1 1 0 1 1 0 1 2
0 0 1 1 1 1 1 1 0 0 1 3
0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 0 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 1 0 1 1 9
x x x x x x x
x x x x x x x
x x x x x x x
x x x x x x x

19
 1 0 1 0 x x x x x x x
1 0 1 1 x x x x x x x
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

Tabela 23.13: Conversão entre o DCB e Descodificador de 7 Segmentos

Quando necessitamos que acenda ou que o display visualize o número zero“0”,
ligam-se os leds correspondentes ao digito “0”, por exemplo, os segmentos a, b,
c, d, e, f. O segmento “g” não deve acender. Vamos analisar todos os números
decimais. Vamos usar mapas de Karnaugh/Veitch para cada um dos segmentos.
Portanto teremos 7 MK.

Tabelas 23.14: MK para 7 segmentos

Caro(a) estudante, não se esqueça que “x” são don’t care, pois os segmentos vão
tornar-se indiferentes quando à entrada aparecer um número maior que 9. Nós

20
vamos simplificar apenas três saídas “a”, “b” e “c” e você vai completar as
restantes saídas na experimentação activa 2 desta unidade.

Vamos passar os valores lógicos das saídas “a”, “b” e “c” para os MK
correspondentes:

Tabelas 23.15: MK para 7 segmentos

Vamos fazer agrupamentos de uns (1) e dont’t care (x), se este último estiver
dentro de um agrupamento de uns em 2 n . Os agrupamentos devem envolver um
número máximo de uns (a) e de dont’t care, se for possível. Comecemos pela
variável “a”.

Podemos agrupar os três uns das células nos vértices e um don’t care;

Tabela 23.16: MK para saída “a”

a = C A + ...

Os quatros uns (1) das células do canto superior direito e os don’t care do
mesmo lado;

21
 Tabela 23.17: MK para saída “a”

a = C A + B + ...

Os uns (1) do centro do mapa e o don’t care;

Tabela 23.18: MK para saída “a”

a = C A + B + CA + ...

Os uns (1) do canto inferior esquerdo com os don’t care;

Tabela 23.19: MK para saída “a”

a = C A + B + CA + D B
= C  A + B + DB

Vamos a variável “b”:

22
 Tabela 23.20: MK para saída “b”

b = DC + B A + BA + D
= B  A + D + DC

Finalmente a variável “c”:

Tabela 23.20: MK para saída “b”

c =C+B+ A
Portanto:
a = C  A + B + DB

b = B  A + D + DC

c =C+B+ A

23
 Experimentação activa
(2)

Caro(a) estudante!
Depois da consideração que foi feita, verifique se percebeu a matéria até aqui
abordada, respondendo as questões que seguem:

1. Volte a tabela 23.13:

a) Represente as funções lógicas para as variáveis de saída d , e , f ,
g;
b) Represente o diagrama ou circuito lógico para todas as saídas;
c) Representar o interligação dos circuitos integrados das portas not,
and, or e xor;
d) Representar o diagrama de contacto e a respectiva lista de
instruções para o PLC TSX17

24
1.3. Comparador
Caro(a) estudante, certamente que você já em
Contexto da experiência e da
algum momento comparou duas grandezas. Na
realidade
classe dos circuitos combinatórios é possível
Comparar é o mesmo que fazer a comparação de dois números binários.
medir duas grandezas Essa é a função dos circuitos comparadores.
Suponha você que dois números binários A e
B (de 1 bit cada) foram apresentados à entrada
de um circuito comparador. Na comparação
destes, três resultados diferentes são
previsíveis na saída do circuito comparador:
Observação reflexiva
• B = A;
Como são efectuadas
• B  A; as comparações?
• B  A;
Vamos colocar estas situações numa tabela de
verdade e fazermos a previsão dos resultados. Seja S 2 = (B  A) , S1 = (B = A) e
S 0 = (B  A) :

Entradas Saídas
B A BA B=A BA
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
Tabela 23.21

Esta situação não necessita de MK, podemos escrever as funções directamente:

S 2 = (B  A) = B A
S1 = (B = A) = B A + BA = B  A
S 0 = (B  A) = B A
O diagrama ou circuito lógico é o seguinte:

25
 Figura 23.22

Este é um meio comparador. Para que seja um comparador completo é

necessário que tenha entradas de montagem paralela para comparações de bits
mais significativos.

Caro(a) estudante, se você reparou, comparar números binários de 1 bit é muito

simples. Vamos comparar agora um úmero de 2
Observação reflexiva bits.

Como comparar Para comparar dois números com mais de 1 bit

números de mais de 1 temos que ter em mente que a comparação se
bit? efectua começando por comparar os bits mais
significativos.

Se, entre os bits mais significativos aparecer um maior, os restantes bits menos
significativos não serão comparados;

Se os bits mais significativos forem iguais, a operação é transferida para os bits a

seguir menos significativos. Se esses bits menos significativos forem iguais, a
operação é transferida para os bits menos que os anteriores, se existirem. Se não
existirem mais bits menos significativos, a operação termina com uma igualdade
dos números

Mas se os bits menos significativos forem diferentes, a operação termina, pois já

existe um número maior que o outro.

Vamos ver o caso de um comparador de 2 bits. Seja B = B1 B0 , A = A1 A0 ,

S 2 = (B  A) , S1 = (B = A) e S 0 = (B  A) . Os bits B1 e A1 são os mais
significativos e B0 e A0 são os menos significativos:

26
 Entradas Saídas
B1 A1 B0 A0 BA B=A BA
0 0 0 0 0 1 0
0 0 0 1 1 0 0
0 0 1 0 0 0 1
0 0 1 1 0 1 0
Desta 0 1 0 0 1 0 0 tabela de verdade é
0 1 0 1 1 0 0 possível apresentar 3
MK, 0 1 1 0 1 0 0 um para cada saída:
0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 0 1
1 0 1 1 0 0 1
1 1 0 0 0 1 0
1 1 0 1 1 0 0
1 1 1 0 0 0 1
1 1 1 1 0 1 0
Tabela 23.23

Tabelas 23.24

(B  A) = B1 A1 + A1 B0 A0 + B1 B0 A0
= B1 A1 + B0 A0 B1 + A1 ( )

(B = A) = B1 A1 (B0 A0 + B0 A0 ) + B1 A1 (B0 A0 + B0 A0 )
( ) (
= B1 A1 B0  A0 + B1 A1 B0  A0 )
= (B A + B A )(B  A )
1 1 1 1 0 0

= (B  A )(B  A )
1 1 0 0

27
(B  A) = B1 A1 + A1 B0 A0 + B1 B0 A0
(
= B1 A1 + B0 A0 B1 + A1 )

O diagrama do circuito lógico correspondente ao comparador de 2bits é o

seguinte:

Figura 23.25

1.3.1. Circuito integrado comparador 7485

É um comparador completo de palavras de 4bits cada uma Isso significa que tem
entradas para montagem paralela, consulte o datasheet em anexo nesta unidade.
Este circuito integrado pode ser ligado em paralelo com outros de características
idênticas para comparar palavras com maior número de bits.

28
 Figura 23.26

Tabelas 23.27

Para você ligar em paralelo dois ou mais comparadores de 4bits deve:

29
 Ligar à terra as entradas de montagem paralela do comparador dos bits
mais significativos, ligar as saídas de dados do mesmo comparador às
entradas de montagem paralela do comparador a seguir menos
significativo.

Vamos montar um comparador de 8bits a partir de dois CI 74LS85

Figura 23.28

Caro(a) estudante o circuito 7485 U21 é mais significativo que o 7485 U20

30
 Experimentação activa
(3)

Caro(a) estudante!
Depois da consideração que foi feita, verifique se percebeu a matéria até aqui
abordada, respondendo as questões que seguem:

1. Volte a figura 23.22:

a) Representar a interligação dos circuitos integrados:
1 – DM74LS04;
1 - DM74LS08;
1 – SN74LS86;

b) Representar o diagrama de contacto e a respectiva lista de

instruções para o PLC TSX17

2. Volte a figura 23.22:

a) Representar a interligação dos circuitos integrados:
1 – DM74LS04;
2 - DM74LS08;
1 – DM74LS32;
1 – SN74LS86;

b) Representar o diagrama de contacto e a respectiva lista de

instruções para o PLC TSX17

31
1.4. Somador
Caro(a) estudante, certamente que você está
Contexto da experiência e da habituado a usar uma calculadora, quer
realidade independente ou incorporada no seu telefone
As calculadoras também celular. Quando você pretende efectuar uma
operam em BCD. soma, introduz o primeiro número decimal,
activa a operação que pretende realizar,
introduz o outro número decimal e por fim activa
o sinal de igualdade. Aparece no display ou
visor da calculadora o resultado da soma que
você realizou.

É lógico que a calculadora não realizou a soma no

sistema decimal. Como você viu no início desta unidade Observação reflexiva
que existem circuitos codificadores/conversores que
transformam um número de uma determinada base em A calculadora realiza
outro número de outra base. É verdade que a calculadora somas no sistema
tem um circuito codificador que converte os números decimal?
decimais em BCD ou em binário puro. Portanto, antes de
realizar a operação de soma, os dois números decimais
são convertidos em BCD ou binário natural. Só depois da
conversão é que a operação é realizada. O resultado dessa operação, como você
sabe, é em BCD ou em binário natural. Isso significa que a calculadora tem um
descodificado de BCD para decimal (7 seguimentos), que descodifica o resultado
da operação realizada para decimal e mostra no display.
Certamente que você já realiza codificações e
Observação reflexiva descodificações entre binário BCD e decimal.
Como é que a Caro(a) estudante, no interior da calculadora existem
calculadora realiza circuito aritméticos que realizam as operação de soma
somas em binário em BCD ou em binário natural. Vamos começar por
natural? falar de um semi-somador de 1 bit. Se você esta
lembrado, quando fizemos somas binárias falamos de
transportes. Existem dois tipos de transportes, o de
saída e o de entrada. Os semi-somadores têm um
transporte de saída TS ou carry out C O . Vamos
somar dois número A e B de 1bit cada:

Entradas Saídas
B A TS S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Tabela 23.29

Sem precisarmos de MK podemos dizer que:

32
 S = BA + B A = B  A

TS = BA

O diagrama do circuito lógico é o que se segue:

Figura 23.30

Estamos juntos?

Caro(a) estudante, um somador completo, para além de ter todas as variáveis de

semi-somador, tem mais uma o transporte de entrada Te , que permite conectar
dois somadores em paralelo, com o objectivo de aumentar o número de bits
somados. Vamos ver um somador completo de 1 bit. A sequência de
acontecimento do somador complete de 1bit, você
Entradas Saídas pode ver na tabela de verdade 23.31
Te B A TS S
0 0 0 0 0 O que acontece é que o somador assume o valor
0 0 1 0 1 lógico do transporte de entrada vindo de um
0 1 0 0 1 somados menos significativo e soma com os bits
0 1 1 1 0 mais significativos
1 0 0 0 1
1 0 1 1 0 Certamente que:
1 1 0 1 0 S = Te  B  A
1 1 1 1 1
Tabela 23.31
TS = BA + Te (B + A)

O diagrama lógico do circuito somador completo de um bit é o seguinte:

33
 Figura 23.32: Somador completo de 1 bit

Caro(a) estudante, a partir deste somador completo de 1bit e um semi-

somador, também de 1bit, podemos obter um somador completo de 2bits,
bastando para isso ligar os dois somadores completos de 1 bits. O semi-
somador deve ser o menos significativo. O transporte de saída do semi-
somador completo de 1bit TS deve ser ligado ao transporte de entrada do
somador completo (mais significativo):

Figura 23.33: Somador completo de 2 bit

34
1.4.1. Somador SN74LS83A

Caro(a) estudante, tal como o comparador de 4bits, o somador SN74LS83A

adiciona números binário de 4bits ou em BCD. Na sua entradas, para além dos
4bits tem mais uma entrada para o transporte de entrada Te ou carry in C0

Figura 23.34: Somador completo de 4 bit

Legenda
De A1 à A4 - são as quatro entradas correspondentes a variável A ;
De B1 à B4 - são as quatro entradas correspondentes a variável B ;
De  1 à  4 - são as quatro saídas da soma;
C0 - transporte de entrada;
C4 - transporte de saída;

1.5 Subtrator

Caro(a) estudante, quando você pretende

Contexto da experiência e da efectuar uma subtracção, introduz o primeiro
realidade número decimal, activa a operação de
As calculadoras também subtracção, introduz o outro número decimal e
operam em BCD. por fim activa o sinal de igualdade. Aparece no
display ou visor da calculadora o resultado da
subtracção que você realizou.

Observação reflexiva
É lógico que a calculadora não realizou a subtracção no sistema
decimal. É verdade que a calculadora tem um circuito codificador A calculadora realiza
que converte os números decimais em BCD ou em binário puro. subtracção no
Portanto, antes de realizar a operação de subtracção, os dois sistema decimal?
números decimais são convertidos em BCD ou binário natural.

35
 Caro(a) estudante, você já sabe que no interior da
Observação reflexiva calculadora existem circuito aritméticos que realizam
as operação de subtracção em BCD ou em binário
Como é que a
natural. Vamos começar por falar de um semi-subtrator
calculadora realiza
de 1 bit, como fizemos no caso do semi-somador. Se
subtracção em
você esta lembrado, quando fizemos subtracções
binário natural?
binárias falamos de empréstimos. Tal qual na soma,
na subtracção também existem dois tipos de
empréstimos, o de saída e o de entrada. Os semi-
subtractores têm um empréstimo de saída ES ou
Borrow out BO .

Vamos subtrair dois número A e B de 1bit cada:

Entradas Saídas
B A ES R
0 0 0 0
0 1 1 1
1 0 0 1
1 1 0 0
Tabela 23.35

Sem precisarmos de MK podemos dizer que:

R = BA + B A = B  A

ES = BA

O diagrama do circuito lógico é o que se segue:

Figura 23.36

36
Estamos juntos?

Caro(a) estudante, um subtrator completo, para além de ter todas as variáveis de

semi-subtrator, tem mais uma o empréstimo de entrada E e , que permite conectar
dois subtratores em paralelo, com o objectivo de aumentar o número de bits
subtraídos.

Entradas Saídas Vamos ver um subtrator completo de 1 bit, veja a

Ee B A ES R tabela de verdade 23.37
0 0 0 0 0 Certamente que:
0 0 1 1 1
0 1 0 0 1 R = Ee  B  A
0 1 1 0 0
1 0 0 1 1
1 0 1 1 0 (
E S = BA + Ee B + A )
1 1 0 0 0
1 1 1 1 1 O diagrama lógico do circuito subtrator completo de
Tabela 23.37
um bit é o seguinte:

Figura 23.38: Subtrator completo de 1 bit

1.5.1. Subtrator pelo método de complemento

Contexto da experiência e da Caro(a) estudante, na unidade didáctica 21,
realidade você realizou a operação de subtracção pelo
Complementar um número método de complemento a 2. Vamos agora
é o mesmo que inverter.
37
traduzir essa operação em um circuito digital. Você se lembra que na subtracção
pelo método de complemento a 2, uma subtracção é transformada em uma soma
de três factores:

B − A = B + A +1

Isto significa que podemos realizar uma subtracção utilizado um circuito somador,
desde que o subtractivo seja negado e o transporte de entrada seja colocado a 1
(ou Vcc). Não se esqueça que o último transporte deve ser desprezado. Então
vamos transformar o subtrator de 1bit:

Figura 23.39: Subtrator de 1 bit pelo complemento a 2

1.6 Somador Subtrator

Caro(a) estudante, precisamos produzir um
Contexto da experiência e da circuito que, em determinadas condições possa
realidade
efectuar somas e em outras condições
Um somador pode diferentes das anteriores possa realizar
funcionar como subtrator! subtracções. Para isso temos que comparar as
expressões de saída de um somador e um
subtrator, comparar o transporte de saída do
somador com o empréstimo de saída do
subtrator, tos de 1bit. Podemos também
comparar todo o circuito do somador completo de 1bit com o subtrator completo
de 1bit.

Comecemos por colocar as funções de saída do somador e do subtrator de 1 bit:

Somador: S = Te  B  A ;

38
 Subtrator: R = Ee  B  A
Como você pode ver, não existem diferenças nas funções de saída, quer do
somador assim como do subtrator. O Te e o E e assumem os mesmos valores.
Nós podemos escrever Te / Ee , pois isto é apenas uma questão de designação.

Vamos agora comparar as expressões do transporte de saída e do empréstimo de

saída:
Somador: Ts = BA + Te (B + A)

(
Subtrator: E s = B A + E e B + A )
Se você notou, ainda não podemos escrever Ts / E s porque existem diferenças
entre estas duas expressões. Repare na variável de entrada B :

No somador esta variável é normal enquanto que no subtrator, esta é invertida.

Aqui está o fundamental para que um circuito possa realizar uma soma em
determinadas condições e um diferença em outras condições. Para isso temos
que colocar uma outra variável M que, quando combinada com a variável B ,
possa;

Se M = 0  B = B;

Se M = 1  B=B

Isto só é possível colocando na expressão de B o seguinte: M  B

Desta forma podemos escrever:

S/R

(Te / Ee ) = Ce

(Ts / Es ) = Cs
Vamos partir de uma tabela de verdade. Quando:
M = 0  realizar soma;

M = 1  realizar subtracção;

39
 Entradas Saídas
M (Ts / Es ) B A S/R (Ts / Es )
0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 1

1 0 0 0 0 0
1 0 0 1 1 1
1 0 1 0 1 0
1 0 1 1 0 0
1 1 0 0 1 1
1 1 0 1 0 1
1 1 1 0 0 0
1 1 1 1 1 1

Tabela 23.40

Podemos escrever os MK para cada uma das variáveis de saída:

Tabela 23.41: MK
S / R = Ce  B  A

40
 Tabela 23.42: MK

C s = (Ts / Ee ) = (M  B + A)Ce + (M  B )A

Experimentação activa
(4)
Caro(a) estudante!
Depois da consideração que foi feita, verifique se percebeu a matéria até aqui
abordada, respondendo as questões que seguem:

1. Programar em PLC e implementar em circuitos integrados das portas

lógicas básicas not, or, and e xor, os circuitos das figuras.
a) Figura 23.30;
b) Figura 23.32;
c) Figura 23.33;
d) Figura 23.36;
e) Figura 23.38;

41
 f) Figura 23.39;

2. A partir de 2 somadores completos de 1bit e 1 semi-somador, projectar em

PLC e implementar com circuitos integrados das portas lógicas básicas,
um somador completo de 3bits.

3. A partir do somador completo de 4bits comercial, projectar um somador

completo de 16bits. Mostrar a interligação de circuito integrados. Consulte
o datasheet se necessário.

4. Representar o diagrama lógico, interligação dos circuito integrados das

portas lógicas básicas e programação em PLC da tabela de verdade 23.40.

5. A partir do subtrator pelo método de complemento a 2 de 1bit, projectar um

subtrator pelo mesmo método de 2bits em PLC.

6. A partir do somador/subtrator completo de 1 bit, projectar um

somador/subtrator de 2bits em PLC.

42
 Resumo

Nesta unidade didáctica, para além dos circuitos lógicos básicos que você usou
na unidade anterior, existem os circuitos combinatórios. Este grupo é constituído
por codificadores, descodificadores, multiplexadores, desmultiplexadores,
comparadores, somadores, subtratores, unidades lógicas e aritméticas.
Dedicamo-nos a conceber cada um deles, em particular, os codificadores,
descodificadores, comparadores, somadores e subtratores.

43
 Bibliografia

MANDADO, Henrique. Sistemas Electronicos Digitales. Tomo I Circuitos

combinacionales e sequenciales. 8a edição. Editora marcombo Bioxareu –
Barcelona -Espanha

NATALE, Fernando. (2006) Automação Industrial. 8a edição. Editora Érica –

Brasil.

PADILLA, António J. Gil. Sistemas Digitais. Editora McGRAW-HILL – Lisboa-

Portugal

Família TTL. Disponível em: http://ltodi.est.ips.pt/lab-dee-et/html/data_cat.htm

acessado em 28 de Maio de 2008;

44
 Glossário

Anexos

45
46
47
48
49
50
51
52
53
54
55
56
57