Contedo

1. RESUMO .....................................................................................................................2
2. INTRODUO TERICA ..........................................................................................2
2.1. Circuito Ceifador: ...................................................................................................2
2.2. Circuito Grampeador: .............................................................................................3
3. OBJETIVOS ..................................................................................................................4
4. MATERIAS E MTODOS UTILIZADOS ...................................................................5
4.1. Materiais Utilizados: ..............................................................................................5
4.2. Mtodos Utilizados:................................................................................................5
4.2.1Circuito Ceifador: ................................................................................................5
4.2.2 Circuito Grampeador: ........................................................................................5
5. RESULTADOS E DISCUSSES .................................................................................6
5.1Circuito Ceifador: .....................................................................................................6
5.2 Circuito Grampeador: ..............................................................................................9
6. CONCLUSO .............................................................................................................18
7. BIBLIOGRAFIA .........................................................................................................18
7.1Livros: .....................................................................................................................18
7.2 Sites: ......................................................................................................................18

1. RESUMO
O relatrio referente ao quinto experimento realizado em laboratrio da disciplina de
Eletrnica Analgica I apresenta um estudo do funcionamento de circuitos ceifadores e
grampeadores. Retratam definies, anlises, esboos e comparaes entre o contexto
terico e experimental.
A introduo composta de imagens e uma sntese terica que aborda o
funcionamento de cada um dos dois circuitos (ceifador e grampeador). Os resultados
tericos tiveram como base valores ideais, assim como o comportamento dos circuitos
so interpretados e verificados por meio de equaes , clculos e anlises fsicas j
estudadas. Simulaes e medies em software so usadas de modo comparativo com
valores em meio real. Tabelas, grficos e esboos so expostos a fim de facilitar a
compreenso dos circuitos, dos valores e dos sinais gerados, alm de evidenciar
semelhanas e diferenas entre os mtodos real, terico e simulado.
O desenvolvimento composto pelos resultados obtidos na realizao do
procedimento experimental, calculado e simulado (Multisim), onde so comparados entre
si para a comprovao de que o experimento foi realizado por completo e se os dados
tericos conferem com o prtico.
Ao final h uma concluso a qual o grupo retrata o aprendizado obtido por meio do
experimento, os pontos positivos e negativos.
2. INTRODUO TERICA
Circuitos ceifadores e circuitos grampeadores so circuitos formados, configurados,
com diodos, capacitores, resistores e fontes CC para obter determinada onda de sada.
2.1. Circuito Ceifador:
Circuito Ceifador ou Circuito Limitador so circuitos caracterizados por um sinal de
sada cortado/ ceifado em relao ao sinal de entrada. Os circuitos ceifadores podem ser

classificados como Circuitos Ceifadores polarizados e Circuitos Ceifadores no

polarizados, alm de poder estar em srie ou em paralelo.
Ceifadores em srie simples podem ser considerados retificadores de meia onda.

Figura 01 Circuitos Ceifador no polarizado srie, negativo e positivo(respectivamente).

Ceifador no polarizado negativo assim denominado pois corta o semiciclo

negativo do sinal de entrada senoidal. J o Ceifador no polarizado positivo assim
denominado pois corta o semiciclo positivo do sinal de entrada senoidal.

Figura 02 Circuitos Ceifador no polarizado paralelo, negativo e positivo(respectivamente).

Ceifador no polarizado negativo assim denominado pois corta o semiciclo

negativo do sinal de entrada senoidal. J o Ceifador no polarizado positivo assim
denominado pois corta o semiciclo positivo do sinal de entrada senoidal. Anlise igual
da anterior.
O circuito Ceifador pode ser utilizado com qualquer forma de onda de entrada, seja
ela quadrada, triangular ou senoidal.
2.2. Circuito Grampeador:
Circuito Grampeador possui a caracterstica de grampear um sinal mantendo o
sinal de entrada na forma e na amplitude. Assim como num Circuito Ceifador podem ser
classificados como polarizados, no polarizados, em srie e em paralelo. Os componentes
utilizados para configurar so resistores, diodos, fontes cc e capacitores.

Figura 03 Circuito Grampeador sinal de entrada e sada.

Um circuito grampeador tpico, no polarizado, mostrado a seguir:

Figura 04 Circuito Grampeador

O circuito Grampeador visa obter um sinal de sada em relao ao de entrada,

abaixo ou acima de um determinado valor.
Para que no ocorra a deformao na sada do sinal, os valores de R e C devem ser
escolhidos de tal forma que, a constante de tempo = RC seja suficientemente grande
para garantir que a tenso nos extremos do capacitor, no sofra variao significativa
durante o perodo em que a tenso assume valor negativo (intervalo), a qual determinada
pela prpria caracterstica do sinal ( no caso, a frequncia).

3. OBJETIVOS
Os objetivos desta prtica consistem em estudar e analisar o funcionamento dos
circuitos ceifadores (limitadores de tenso) e o funcionamento de circuitos grampeadores
de tenso, destacando suas principais caractersticas.

4. MATERIAS E MTODOS UTILIZADOS

4.1. Materiais Utilizados:

01 resistor de 100k;
01 diodo 1N4148;
01 fonte de tenso DC;
01 protoboard;
01 capacitor cermico de 100nF;
01 capacitor cermico de 1nF;
Cabos para conexo;
Pontas de prova para os instrumentos de medio;

Software Multisim.

4.2. Mtodos Utilizados:

O procedimento experimental divido em duas partes.
4.2.1Circuito Ceifador:
Nesta parte do experimento foi analisada e esboada a forma de onda de entrada e
sada sob um circuito ceifador, de acordo com a figura abaixo:

Figura 05 Circuito I (Ceifador).

Configurada no gerador de funes uma onda triangular simtrica de 1kHz e

10Vp, e tambm, anotados os valores de tenso mxima e mnima de cada canal do
osciloscpio.
Obs: V1=3V, V2=2V e R = 100k
4.2.2 Circuito Grampeador:
Nesta parte do experimento foi analisada e esboada a forma de onda de entrada e
sada sob um circuito grampeador, de acordo com a figura abaixo:

Figura 06 Circuito II (Grampeador).

Configurada no gerador de funo uma onda quadrada com Vmx=4V e Vmn= -2V
(com offset de 0,5V, ao invs de 1V, devido a uma variao do gerador).
Utilizando o capacitor de 100nF foi analisada, esboada a forma de onda e
anotados valores de tenso mxima e mnima para V = 1V, V = 2V e V = 3V.
Por fim, utilizando um capacitor de 1nF foi analisada, esboada a forma de onda e
anotados valores de tenso mxima e mnima para V = 1V.
5. RESULTADOS E DISCUSSES
Antes de iniciar o procedimento experimental os diodos foram testados com o
multmetro, obtendo os seguintes valores:
VD1 = 0,596 V
VD2 = 0,601 V

5.1Circuito Ceifador:
Deduo terica do Circuito Ceifador:

Figura 07 Circuito I (Ceifador).

Sendo,
Vi = 10 V
R = 100 k
V1 = 3 V
V2 = 2 V
Vd1 = 0,596 V [medido] ~ 0,6 V
Vd2 = 0,601 V [medido] ~ 0,6 V

Semiciclo Positivo:

Figura 08 Semiciclo Positivo (Ceifador).

- Vi = 1V -> (Vi Vr) < V1 [ d1 no conduz] -> (Vi Vr) > V2 [d2 no
conduz, pois est reversamente polarizado] ->Vo = Vi ->Vo ser igual a Vi enquanto
(Vi Vr) < V1;
- d2 no conduzir no semiciclo positivo;
- quando (V1 Vr) > V1 [d1 conduz] -> assim Vo = V1 + Vd at Vi atingir
novamente (Vi Vr) < V1 -> V1 + Vd = 3V + 0,6 V = 3,6 V,
assim,

Figura 09 Grfico Semiciclo Positivo (Ceifador).

Semiciclo Negativo:

Figura 10 Semiciclo Negativo(Ceifador).

- d1 no conduzir no semiciclo negativo, diodo reversamente polarizado;

- Vi = 1 V
->
V1 < (V2 + Vd2), d2 no conduzir estar reversamente
polarizado ->Vo = Vi;
- quando Vi > (V2 + Vd2), d2 conduzir e Vo= V2 + Vd2 at que V1 < (V2 +
Vd2) novamente -> V2+Vd2 = 2V + 0,6 = 2,6V

assim,

Figura 11 Grfico Ceifador.

Aps montado o circuito da figura XX, de acordo com o simulado pelo multisim:

Figura 12 Circuito I (Ceifador).

Foram analisadas e esboadas as formas de acordo com o obtido pelo

osciloscpio, sendo que: CH1 a tenso de sada e CH2 a tenso de entrada.

Figura 13 Forma de onda de entrada e sada.

Figura 14 Esboo da onda de entrada e sada.

Tambm de acordo com o simulado pelo multsim,

Figura 15 Simulao da onda de entrada e sada.

Os valores medidos e calculados referentes a tenso mxima e mnima referente

ao Circuito I, esto na tabela abaixo:
Entrada (V)

Tenso
Terico
Multisim
Experimental

Vmx
10
10
10,2

Sada (V)
Vmn
-10
-10
-10

Vmx
3,6
3,43
3,8

Vmn
-2,4
-2,44
-2,6

Tabela 01 Dados referentes s simulaes e clculos do Circuito I.

Como podemos observar os dados das tenses obtidas pelo osciloscpio so bem
prximas dos valores tericos e dos obtidos pelo multisim.
5.2 Circuito Grampeador:
Aps montado o circuito da figura XX, de acordo com o simulado pelo multisim:

Figura 16 Circuito II (Grampeador).

Foram analisadas e esboadas as formas de acordo com o obtido pelo osciloscpio

para cada variao de V e C, sendo que: CH1 a tenso de sada e CH2 a tenso de
entrada.

V = 1V e C = 100nF

Figura 17 Forma de onda de entrada e sada (C = 100nF e V = 1V).

Figura 18 Esboo da onda de entrada e sada.

No multisim CH1 a tenso de entrada e CH2 a tenso de sada.

Figura 19 Simulao da onda de entrada e sada.

Os dados tericos, experimentais e obtidos com as simulaes, encontram-se na

tabela abaixo:
Tenso
Terico
Multisim
Experimental

Entrada (V)
Vmx
4
4
4,08

Sada (V)
Vmn
-2
-2
-2,08

Vmx
6,40
6,64
6,64

Vmn
0,400
0,409
0,4

Tabela 02 - Dados referentes s simulaes e clculos do Circuito II com V = 1V e C = 100nF.

O circuito Grampeador, neste exemplo, desloca o sinal de entrada 2,4 volts, mas
mantendo inalterado o valor de tenso pico-a-pico. Esse deslocamento pode ser expresso
matematicamente analisando as quedas e elevaes de tenso ao longo do circuito, bem
como o valor de tenso armazenado no capacitor (VC). A anlise abaixo adota o circuito
com o capacitor carregado, ou seja, passados alguns semiciclos.
Semiciclo positivo: Vo= Vfonte+VC, onde VC = Vfonte +V1 - Vd
Semiciclo negativo: Vo= V1-Vd
Neste circuito, o sinal de tenso de sada apresenta uma pequena queda de tenso
de sada em funo do tempo durante meio perodo do sinal de entrada. Essa pequena
queda, que pode ser obervada tanto no osciloscpio real quanto na simulao
computacional, proveniente do processo de descarga do capacitor. O tempo de descarga
do capacitor dado pela equao (2), onde o tempo em segundos de descarga equivale a
5 constantes de tempo capacitivas () dadas pela equao (1).
No circuito em questo, foram utilizados um capacitor cermico de capacitncia
100nF e um resistor de 100k. Pela equao (1), temos:
T= (100nF)(100K) = 10ms
Substituindo o resultado em (2), obtm-se o tempo de descarga:

t descarga = 5(10ms) = 50ms

A frequncia fornecida pela fonte igual a 1kHz, pela equao (3) pode-se obter
o valor em segundos do perodo da tenso de entrada, ou seja:
T=(1/ 1kHz) = 1ms
Sendo assim, possvel verificar que o tempo de descarga do capacitor neste circuito
50 vezes maior que o perodo do sinal de entrada, o que faz com que a queda acontea,
mas de forma quase imperceptvel. Observando as equaes (1) e (2), possvel
considerar que quanto maior a capacitncia ou a resistncia, maior ser o tempo de
descarga do capacitor, e com isso, menor a queda de tenso durante cada ciclo.
= RC

(1)

t descarga = 5

(2)

T=1/F

(3)

Onde a constante de tempo capacitiva, C capacitncia, R resistncia, T representa

o perodo e F a frequncia.

V = 2V e C = 100nF

Figura 20 Forma de onda de entrada e sada (C = 100nF e V = 2V).

Figura 21 Esboo da onda de entrada e sada.

No multisim CH1 a tenso de entrada e CH2 a tenso de sada.

Figura 22 Simulao da onda de entrada e sada.

Os dados tericos, experimentais e obtidos com as simulaes, encontram-se na

tabela abaixo:
Tenso
Terico
Multisim
Experimental

Entrada (V)
Vmx
4
4
4,08

Sada (V)
Vmn
-2
-2
-2,08

Vmx
7,4
7,62
7,6

Vmn
1,4
1,39
1,36

Tabela 03 - Dados referentes s simulaes e clculos do Circuito II com V = 2V e C = 100nF.

O circuito Grampeador, assim como no experimento anterior, desloca o sinal de

entrada, nesse caso 3,4 volts, mas mantendo inalterado o valor de tenso pico-a-pico.
Esse deslocamento pode ser expresso matematicamente analisando as quedas e elevaes
de tenso ao longo do circuito, bem como o valor de tenso armazenado no capacitor
(VC). A anlise abaixo adota o circuito com o capacitor carregado, ou seja, passados

alguns semiciclos.
Semiciclo positivo: Vo= Vfonte+VC, onde VC = Vfonte +V1 - Vd
Semiciclo negativo: Vo= V1-Vd
O declnio da tenso de sada em funo da descarga no capacitor possui o mesmo
valor devido a no alterao nos valor de resistncia e capacitncia utilizados.

V = 3V e C = 100nF

Figura 23 Forma de onda de entrada e sada (C = 100nF e V = 3V).

Figura 26 Esboo da onda de entrada e sada.

No multisimo CH1 a tenso de entrada e CH2 a tenso de sada.

Figura 24 Simulao da onda de entrada e sada.

Os dados tericos, experimentais e obtidos com as simulaes, encontram-se na

tabela abaixo:
Tenso
Terico
Multisim
Experimental

Entrada (V)
Vmx
4
4
4,08

Sada (V)
Vmn
-2
-2
-2,08

Vmx
8,4
8,59
8,8

Vmn
2,4
2,36
2,4

Tabela 04 - Dados referentes s simulaes e clculos do Circuito II com V = 3V e C = 100nF.

O circuito Grampeador, seguindo o mesmo raciocnio do experimento anterior,

desloca o sinal de entrada, agora em 4,4 volts, mas mantendo inalterado o valor de tenso
pico-a-pico. Esse deslocamento pode ser expresso matematicamente analisando as quedas
e elevaes de tenso ao longo do circuito, bem como o valor de tenso armazenado no
capacitor (VC). A anlise abaixo adota o circuito com o capacitor carregado, ou seja,
passados alguns semiciclos.
Semiciclo positivo: Vo= Vfonte+VC, onde VC = Vfonte +V1 - Vd
Semiciclo negativo: Vo= V1-Vd
O declnio da tenso de sada em funo da descarga no capacitor possui o mesmo valor
devido a no alterao nos valor de resistncia e capacitncia utilizados.

V = 1V e C = 1nF

Figura 25 Forma de onda de entrada e sada (C = 1nF e V = 1V).

Figura 26 Esboo da onda de entrada e sada.

No multisim CH1 a tenso de entrada e CH2 a tenso de sada.

Figura 27 Simulao da onda de entrada e sada.

Os valores medidos e calculados referentes a tenso mxima e mnima referente

ao Circuito I, esto na tabela abaixo:
Entrada (V)

Tenso
Terico
Multisim
Experimental

Vmx
4
4
4,08

Sada (V)
Vmn
-2
-2
-2,08

Vmx
6,4
6,35
5,92

Vmn
0,4
0,424
0,56

Tabela 04 - Dados referentes s simulaes e clculos do Circuito II com V = 1V e C = 1nF.

Nesse ltimo circuito, como pode ser observada na figura 30, a descarga do
capacitor acontece por completo antes que o ciclo de carga se inicie novamente,
diferentemente do que acontece nos circuitos grampeadores anteriores. Isso ocorre devido
a capacitncia do capacitor utilizado ser relativamente pequena. Para determinar tal tempo
de descarga e verificar matematicamente o ocorrido, pode-se analisar a equao de tempo
de descarga do capacitor, dada pela equao (2), onde o tempo em segundos de descarga
equivale a 5 constantes de tempo capacitivas () dadas pela equao (1).
No circuito em questo, foram utilizados um capacitor cermico de capacitncia
1nF e um resistor de 100k. Pela equao (1), temos:
T= (1nF)(100K) = 100us
Substituindo o resultado em (2), obtm-se o tempo de descarga:
t descarga = 5(100us) = 500us
A frequncia fornecida pela fonte igual a 1kHz, pela equao (3) pode-se obter
o valor em segundos do perodo da tenso de entrada, ou seja:
T=(1/ 1kHz) = 1ms
Comparando os valores de tempo de descarga do capacitor (500us) com o perodo
do sinal de entrada (1ms), possvel verificar que o tempo de descarga do capacitor
igual a metade do perodo do sinal de entrada, o que explica o sinal de sada observado
no experimento.
= RC

(1)

t descarga = 5

(2)

T=1/F

(3)

Onde a constante de tempo capacitiva, C capacitncia, R resistncia, T representa

o perodo e F a frequncia.

6. CONCLUSO
Todo o procedimento experimental foi realizado por completo, portanto foram
desenvolvidas vrias anlises de formas de ondas e com o auxlio de um protoboard foram
montados dois circuitos eltricos para o Circuito I Ceifador e o Circuito II
Grampeador. Aps o laboratrio realizou-se o experimento na plataforma de simulao
multisim, assim, realizando anlises, clculos e discusses entre o contexto terico e
experimental.
A realizao deste experimento contribuiu para o aprendizado do funcionamento e
diferenciao entre um circuito ceifador (utilizando diodos em paralelo) limitando as
tenses do ciclo positivo e negativo, e um circuito ceifador (utilizando um capacitor e um
diodo) deslocando as tenses do ciclo positivo e negativo sem alterar a amplitude.
7. BIBLIOGRAFIA
7.1Livros:
DISPOSITIVOS ELETRNICOS E TEORIA DE CIRCUITOS, ed. 3 - ROBERT L.
BOYLESTAD e LOUIS NASHELSKY - Pearson, 2009.
7.2 Sites:
http://www.ebah.com.br/content/ABAAABTssAE/ceifadores-grampeadores
http://www.ebah.com.br/content/ABAAAANIgAA/circuitos-ceifadores