Wikipedia

CMOS

CMOS（シーモス、Complementary Metal-Oxide-Semiconductor; 相補型MOS）とは、P型とN型のMOSFETをディジタル回路（論理回路）で相補的に利用する回路方式[注釈 1]、およびそのような電子回路やICのことである[1]。また、そこから派生し多義的に多くの用例が観られる（『#その他の用例』参照）。

CMOSプロセスは、フェアチャイルドセミコンダクター社のフランク・ワンラスが考案し、翌1963年にワンラスとチータン・サー（英語版）が学会で発表したのが始まりである。RCA社は1960年代後半に「COS-MOS」という商標で商品化し[2]、他のメーカーに別の名称を探させ、1970年代前半には「CMOS」が標準的な名称となるに至った。

CMOSは、1980年代にNMOSロジックを抜いてVLSI用MOSFETの主流となり、TTL（Transistor-transistor logic）技術も置き換えた[3]。その後、CMOSはVLSIチップに搭載されるMOSFET半導体デバイスの標準的な製造プロセスであり続けている。2011年現在、ほとんどのデジタル、アナログ、ミックスドシグナルICを含むICチップがCMOS技術で製造されている。

CMOSデバイスの重要な特性は、高い耐ノイズ性と低い静的電力消費である。 MOSFETのペアのうち1つのトランジスタは常にオフであるため、直列の組み合わせはオンとオフを切り替える瞬間に大きな電力を消費するだけである。そのため、NMOSロジックやTTLのように状態変化していないときにも大きな定常電流が流れることはなく発熱が少ないため、高密度に集積できる。CMOSがVLSIチップの実装技術として最も広く使われるようになったのは、主にこのような理由による[4]。

MOSとはMetal（金属）-Oxide（酸化膜）-Semiconductor（半導体）の略で、MOS型電界効果トランジスタの物理的構造のことを指す。酸化膜絶縁体の上に金属ゲート電極を置き、さらにその上に半導体材料を置いたものである[1]。かつてはゲート電極としてアルミニウムが使われていたが、現在はポリシリコンが使われている[5]。IBMやインテルが45ナノメートル・ノード[6]以下のサイズで発表したように、CMOSプロセスにおける「高誘電率（high-k）/金属ゲート」の登場により、一部で金属ゲートが復活している[7]。

CMOSは常にエンハンスメントモードMOSFETを使用する。言い換えれば、ゲート-ソース間電圧がゼロの場合、トランジスタがオフになる[8]。

原理

編集
 
CMOSによるインバータ

CMOS回路は、p型とn型の金属-酸化膜-半導体電界効果トランジスタ（MOSFET）を相補的に組み合わせて、論理ゲートやその他のデジタル回路を実装するものである[1]。

最も基本的な論理ゲートであるNOTゲート（論理反転）を右図に示す。この回路において、VddとVssは電源線（VddはVssに対して3〜15V程度の電位差を持つ）で、Aが入力信号線である。Vdd側（図中上側）がPMOS-FETでありVss側（図中下側）がNMOS-FETである。

AがVssと同じ電位を持つとき、上のFETがオンになり、下のFETがオフになる。このため、出力Qの電位はVddとほぼ等しくなる。また、AがVddと同じ電位を持つとき、上のFETがオフになり、下のFETがオンになる。このため、出力Qの電位はVssとほぼ等しくなる。つまり、Aと反対の電位がQに現れる事になる。

歴史

編集

相補型回路

編集

相補型回路の原理は、1953年にジョージ・クリフォード・シクライによってシクライ・ペア（英語版）（Sziklai pair）として初めて紹介された。シクライ・ペアは、ダーリントン接続と同様に増幅度を増やしてベース電流を減らすためのものであった。しかし、ダーリントン接続と違ってNPNトランジスタとPNPトランジスタを組み合わせるという相補型バイポーラトランジスタ回路であった[9]。その後、いくつかの相補型回路について議論された。

1962年には、同じくRCA社のポール・K・ウェイマーが、CMOSに近い薄膜トランジスタ（TFT）相補型回路を発明した[10]。彼は、相補型フリップフロップ回路とインバータ回路を発明したが、より複雑な相補型論理の研究はしていない。pチャネルとnチャネルのTFTを同一基板上の回路に入れたのは彼が最初である。その3年前には、ジョン・T・ウォールマーク（英語版）とサンフォード・M・マーカスが、JFETを使った集積回路として、相補型メモリ回路を含むさまざまな複雑な論理機能を発表している。フランク・ワンラスは、RCAでウェイマーが行った研究に精通していた。

MOSFETの登場

編集

MOSFET（金属-酸化膜-半導体電界効果トランジスタ、MOSトランジスタ）は、1959年にベル研究所のモハメド・M・アタラ（英語版） とダウォン・カーンによって発明された[11]。MOSFETの製造プロセスには、もともとPMOS（p型MOS）とNMOS（n型MOS）の2種類があり、いずれもMOSFETを発明した当時のアタラとカーンが1960年にゲート長20μmを開発し、その後10μmのPMOS、NMOSデバイスを開発したものである。MOSFETは当初、バイポーラトランジスタを優先していたベル研究所では見過ごされ無視されていたが、MOSFETの発明はフェアチャイルドセミコンダクターで大きな関心をよんだ。アタラの研究に基づいて、チータン・サー（英語版）が1960年後半に製造したMOS制御四極真空管でフェアチャイドにMOS技術を導入した[11]。

CMOSの登場

編集

PMOSとNMOSの両プロセスを組み合わせた新しいタイプのMOSFETロジックが、フェアチャイルドのフランク・ワンラスとチータン・サー（英語版）によって開発され、コンプリメンタリーMOS（CMOS）と呼ばれるようになった[12]。1963年2月に論文として発表された。その論文とワンラスが出願した特許では、シリコン基板を熱酸化してドレイン接点とソース接点の間に二酸化ケイ素の層を作ることを基本として、CMOSデバイスの製造方法を概説している。

CMOSは1960年代後半にRCA社によって商業化された。RCAは集積回路（IC）の設計にCMOSを採用し、1965年に空軍のコンピュータのためにCMOS回路を開発し、1968年には288ビットのCMOS SRAMメモリチップを開発した[13]。RCAは1968年に4000シリーズの集積回路にCMOSを採用し、20μmの半導体製造プロセスから始め、その後数年間で10μmのプロセスに徐々に拡張した。当初の4000シリーズは最大1 MHzのクロックでしか動作しなかった。一方、当時のTTLは、10 MHzで動作可能だったので、当時のCMOSは速度性能的に不十分だったことは否めない[2]。

CMOSの発展

編集

CMOS技術は、当初アメリカの半導体業界では、当時より高性能だったNMOSを優先して見過ごされていた。しかし、CMOSは低消費電力であることから日本の半導体メーカーにいち早く採用され、さらに進化し、日本の半導体産業の隆盛につながった。東芝は1969年に通常のCMOSよりも低消費電力で高速動作する回路技術C²MOS（Clocked CMOS）を開発した[14]。東芝はC²MOSの技術を用いて、1971年に開発され1972年に発売されたシャープのLEDポケット電卓「エルシーミニ」のLSI（大規模集積回路）チップを開発した。諏訪精工舎（現セイコーエプソン）は1969年からセイコークォーツ腕時計のCMOS ICチップの開発を始め、1971年にセイコーアナログウオッチ38SQWを発売して大量生産を開始した[15]。民生用として初めて量産されたCMOS製品は、1970年に発売されたハミルトンのデジタル腕時計「パルサー タイム・コンピューター」である[16]。消費電力の少なさから、1970年代以降、電卓や時計にCMOSロジックが広く使われるようになった。

1970年代前半の初期のマイクロプロセッサはPMOSロジックで作られており、PMOSロジックが初期のマイクロプロセッサ業界を支配していた。世界初のマイクロコンピュータIntel 4004と世界初の汎用マイクロコントローラTMS1000は、PMOSロジックであった。CMOSを使ったマイクロプロセッサは1975年にIntersil 6100とRCA CDP 1801として登場したが、マイクロプロセッサの世界でCMOSが主流になるのは1980年代に入ってからである。

初期のCMOSはNMOSロジックより遅かったため、1970年代のコンピュータにはNMOSロジックがより広く使用されていた。CMOSメモリチップ Intel 5101（1Kbit SRAM）のアクセス時間は800ns[17]だったのに対し、当時最速のNMOS（HMOS）メモリチップ Intel 2147（4Kbit SRAM）（1976年）のアクセス時間は55/70ns[18]と遥かに高速であった。

1978年、Masuhara Toshiakiが率いる日立の研究チームは、ツインウェルHi-CMOSプロセスを導入し、3μmプロセスで製造したメモリチップ HM6147（4Kbit SRAM）を発表した[19]。HM6147のアクセス時間は35/45/55ns[20]なので、Intel 2147の55/70ns[18]より高速である。HM6147の消費電流は5Vで最大80mA[20]であり、Intel 2147の5Vで最大180mA[18]と比べて大幅に削減することに成功した[注釈 2]。ついにCMOSはNMOSロジックの性能を超えた。同等あるいはそれ以上の性能で消費電力が大幅に少ないツインウェルCMOSプロセスは、最終的にNMOSを抜いて1980年代のコンピュータ用半導体製造プロセスとして最も一般的なものになった。

1989年に木星の軌道を周回したNASAのガリレオ (探査機)は、低消費電力を理由にRCA 1802 CMOSマイクロプロセッサを使用した[21]。

CMOSの進化

編集

インテルは1983年にCMOS半導体デバイス製造用の1.5μmプロセスを発表した[22]。1980年代半ばには、IBMのビジャン・ダヴァリ（英語版）が高性能、低電圧、ディープサブミクロンCMOS技術を開発し、より高速なコンピュータや携帯コンピュータ、バッテリー駆動の携帯電子機器の開発を可能にした[23]。 1988年にダヴァリは、高性能250nm CMOSプロセスを実証するIBMチームを率いている[24]。

1987年に富士通が700nmのCMOSプロセスを製品化[22]。1989年に日立、三菱電機、NEC、東芝が500nmのCMOSを製品化[25]。1993年にソニーが350nm、日立とNECが250nmのCMOSを製品化した。1995年に日立が160nmのCMOSプロセスを、1996年に三菱が150nmのCMOSを、1999年にサムスン電子が140nmのCMOSを発表した[25]。

2000年にマイクロン・テクノロジのグルテジ・シン・サンドゥ（英語版）とチュン・T・ドアン（Trung T. Doan）が原子層堆積法High-κ誘電体膜を発明し、コスト効率の良い90nmのCMOSプロセスを開発した[23][26]。2002年に東芝とソニーが65nmのCMOSプロセスを開発し[27]、2004年にTSMCが45nm CMOS論理の開発を始めた[28]。マイクロン・テクノロジのグルテジ・シン・サンドゥによるピッチダブルパターンの開発によって2000年代に30nm級CMOSを開発することになった[23]。

CMOSは現代のほとんどのLSIやVLSIデバイスに用いられている[29]。ワットあたりの性能が最も高いCPUは1976年以来2010年に至るまでCMOSスタティックロジックでありつづけている。 2019年現在、半導体デバイス製造は平板CMOS技術がまだ主流であるが、徐々に20nm以下の半導体ノード製造可能な非平板FinFET技術に取って代わられつつある[30]。

技術解説

編集
 
NANDゲートのCMOS回路構成
Q1,Q2はNMOS、Q3,Q4はPMOSのトランジスタで構成されている。
 
NORゲートのCMOS回路構成
Q1,Q2はNMOS、Q3,Q4はPMOSのトランジスタで構成されている。

TTLやNMOSロジックやPMOSロジックのようにPNP型あるいはNPN型バイポーラトランジスタの片方だけを利用すると、常に電流が流れつづける。しかし、CMOSでは論理が反転する際にMOSFETのゲートを飽和させる、あるいは飽和状態から電荷を引き抜くための電流しか流れないため、消費電力が少ない[31]。回路設計時にスイッチング回数を減らす工夫をすることで、さらに消費電力の削減ができる。

さらに、微細化によって単一のMOSFETをスイッチングに要する電力量も減少する。これにより、集積度を向上させるだけで、高速化と消費電力の低減が同時に得られる（デナード則。ムーアの法則も参照）[32]。

しかし、商用マイクロプロセッサの生産に使われる最先端の集積回路プロセスでは、21世紀に入った頃から、微細化による漏れ電流の増加による非スイッチング時の消費電力の上昇が、前述の消費電力の低減を上回るようになってしまっている。いわゆる「ムーアの法則の限界」として知られる現象のひとつである[33]。

過去には、CMOSはMOSFETのゲート容量を飽和させる状態まで電流を流しつづけなければスイッチングが行われないため、TTLやNMOSロジックと比較し動作が遅いという弱点があった。しかし、微細化によるゲート容量の低下とVdd-Vssの低減、さらにはゲート電極材料の変更（ポリシリコンの使用）によってこの欠点は克服されている[34]。

TTLに比べて入力インピーダンスが非常に高いため、入力端子に静電気が蓄積しやすい。また、MOSFETは、ゲートに高電圧がかかると絶縁層が放電によって破壊され回復不能となるため、静電気による破損が起きやすい。そのため、通常、クランプダイオードなどの保護回路が設けられる。ただ、近年の集積回路の微細化によって、静電耐性の低下と静電保護対象の入力端子の増加が問題となっている[35]。

→「デジタル回路 § プルアップ・プルダウン」を参照

MOSFETの動作領域における直流伝達特性は、線形領域における出力電圧が入力電圧にほぼ等しいのに対して、飽和領域における出力電圧はゲート電圧からVth「しきい値電圧」を引いた値となる[36]。p-MOSFET が飽和領域のとき n-MOSFET は線形領域であり、n-MOSFET が飽和領域のとき p-MOSFET は線形領域であることより、CMOSの動作領域の殆どを線形領域とすることができる。

CMOS構造にすると、出力電圧範囲は電源電圧範囲に概ね等しくなる。入力信号のしきい値はHの時とLの時で対称となるので、論理回路設計が負論理でも正論理でも電気的な特性に違いがなくなり論理設計の自由度が増す。同時に、電源電圧（動作電圧）の許容範囲も広くなり電気的な設計をしやすくなる。

CMOSは、電源電圧を低くすると消費電力が少なくなる反面、伝達遅延時間が大きくなる性質を持つ。これは、単純な乗除算やせいぜい開平算を、人間のキー操作速度に合わせて行えば良く消費電力は抑えたい電卓などにはもってこいである。一方でその動作の遅さが嫌われるような、たとえば過去には性能第一のスーパーコンピュータやメインフレームはECLが使われていた。しかし、拡大するパーソナルコンピュータ市場による後押しによって微細化が進み、低電圧動作と高速化の両立が図られたことと、集積度の向上や必要な冷却能力の緩和によるトータルコストの低下等の要因によって、コストパフォーマンス的にもECLを凌駕するようになり、今日ではメインフレーム、さらにはスーパーコンピュータ向けマイクロプロセッサ市場でもCMOSが主流となっている[37][38]。

また、同じような理由で半導体メモリなどをはじめとするロジックICもほとんどがCMOS構造で製造されており、近年は小容量電源回路・アナログ-デジタル変換回路・デジタル-アナログ変換回路などを含むものまで製作されるようになっている。

使用上の注意点

編集

CMOS構造では、P型半導体とN型半導体が共存するので寄生素子（寄生ダイオード・寄生サイリスタなど）が生じてしまう。このため、何らかの原因で電源電圧範囲を入力電圧が外れると、MOSFETがオンのままとなるラッチアップ現象が発生する。このため、一瞬でも電源電圧範囲を超える可能性がある入力端子には、ダイオードなどによる保護回路を設ける必要がある。なお、これらの保護回路を内蔵したICも存在する（入力トレラント機能）。

入力電圧をHとLの中間にすると、本来両方が同時にオン状態になってはいけない、電源側と接地側の両方のMOSFETがオンになってしまう（かもしれない。電源電圧とMOSFETのスレッショルドに依る）。これにより、最悪の場合電源が接地にショートした格好となり、大電流（貫通電流）が流れる。このとき発生する熱によって、自身が破損してしまうことも多い。このため、入力として使わない（論理的にはどこにも接続する必要がない）入力端子は、電位を不定にしてそのようなことを起こす可能性が無いように、HかLに固定して電位を安定させる必要がある。

CMOS標準ロジックIC

編集

汎用ロジックIC（標準ロジックIC）の一群として、CMOSで実装されたICのシリーズがある。この節ではそれらについて説明する。初のシリーズ製品は1968年にRCAから発売された4000シリーズ（CD4000シリーズ）[12]、モトローラから4500シリーズも提供された。後には既存の74シリーズをベースとしたピン配列などに互換性がある74HCシリーズがメジャーである。

4000シリーズは、基本的なゲート回路においてさえ既存のTTLの標準ロジックICとピン配置等が異なったものであるなど[39]、置換えを考慮した設計ではなかった。それでも、多くの会社からセカンドソースが売り出された。4000シリーズの時代には、既にTTL標準ロジックICで設計された基板が多数開発されていたことと、TTL標準ロジックICは量産による低価格化が進んでいたことから、CMOS標準ロジックICは低消費電力や許容幅の広い電源電圧などの、CMOSの特性が生かされる用途に使われるのみにとどまった。

しかし、互換ピン配置等、（電気的な設計にもよるが）TTLとの置き換えが可能な74HCシリーズ（74シリーズと互換性のあるHigh Speed CMOSを表す）が出現し、さらに74HCT（High Speed CMOS TTL compatible)や74ACTのように入力信号の電位条件がTTL互換であり、TTLと直接接続できるタイプが出現するに至った。これによりCMOS標準ロジックは一気に普及し価格も下落したため、現在ではTTL標準ロジックICよりも多く用いられるようになった。

CMOS標準ロジックIC
シリーズ型名表示 電源電圧範囲
(V) 		遅延
(ns) 		静止時電流
(μA/Gate) 		特徴
4000 3 - 15 30 200 RCAがオリジナルの標準品
4500 モトローラ
74HC 2 - 6 10 23 74シリーズとピン配置互換
74AC 2 - 5.5 8.5 40 HCを高速化したもの
74VHC 20
74LVX 2 - 3.6 12 3.3V専用
74LCX 6.5 10 3.3V専用高速版
74VCX 1.8 - 3.6 2.5 20 2.0V対応

CMOS入出力レベル電圧 (V)

編集
  • Hiレベル入力電圧 : 0.7×Vdd
  • Lowレベル入力電圧 : 0.2×Vdd
  • Hiレベル出力電圧 : Vdd-0.8
  • Lowレベル出力電圧 : 0.4

Vdd : 電源電圧（TTL回路の慣例に倣い、Vccと記述されることもある。）

その他の用例

編集

固体撮像素子の一種であるCMOSイメージセンサを単にCMOSと言う場合がある。固体撮像素子としては、従来はほぼCCDイメージセンサが使われてきたが、近年はCMOSイメージセンサも多用されつつある。

パソコンやワークステーションなどの利用者の間では、BIOSの現在時刻やハードウェア設定情報などを保持するための不揮発性メモリ、またはそのメモリに保持されているデータそのものを指して、単にCMOSと呼ぶこともある。たとえば「マザーボードが起動しなくなったときはCMOSをクリアする」などと使う（不揮発性メモリ#NVRAMも参照）。

これはPC/AT互換機の分野からの慣習で、IBM PCシリーズではじめてリアルタイムクロックIC（RTC）が搭載されたPC/ATの、モトローラ製RTC ICであるMC146818に由来する。BIOSの設定は、このICの内蔵SRAMに記憶していた。このICは、電源切断時もボタン型電池などによるバッテリーバックアップで動作し続けられるよう、消費電力を低減する必要があったため、時計や電卓などの極省電力機器以外では当時まだ珍しかったCMOSプロセスで製造されていたことから、MC146818自体がCMOSと呼ばれるようになった。さらにこれが転じてBIOSの情報を記憶するメモリのことをCMOSと呼ぶようになった。

関連項目

編集

脚注

編集
[脚注の使い方]

注釈

編集
  1. ^ "Transistor-transistor logic"を省略すると「TTL」なので、同様に"CMOS logic"を省略すると「CMOSL」になる。しかし、CMOSという名称が一般的である。
  2. ^ この文章はデータシートに合わせて書き直した。それ以前の文章は、1978年 二重ウエル CMOS高速SRAMの開発　(日立) ～集積回路～ (日本半導体歴史館)に基づいた文章らしい。消費電流やアクセス時間の記述がデータシートと異なっている。

出典

編集
  1. ^ a b c 日本大百科全書(ニッポニカ) 「CMOS」の意味・わかりやすい解説 (コトバンク)
  2. ^ a b “Wright, Maury. Milestones That Mattered: CMOS pioneer developed a precursor to the processor EDN, 6/22/2006”. 2007年9月27日時点のオリジナルよりアーカイブ。2006年7月1日閲覧。
  3. ^ 「51. 74シリーズの回路形式」(chip1stop)
  4. ^ 知恵蔵 「CMOS」の意味・わかりやすい解説 (コトバンク)
  5. ^ FEOL（Front End of Line：基板工程、半導体製造前工程の前半）3. ゲート酸化+ゲート形成 (USJC)
  6. ^ “半導体のプロセスルールについての補足”. Zenn_エンジニアのための情報共有コミュニティ. 2023年3月12日閲覧。
  7. ^ IBMの半導体連合、高誘電率/金属ゲート技術を採用した32nm/28nm製造技術を実用化へ (EE Times Japan)
  8. ^ 「特集＊はじめてのトランジスタ回路設計　第2章　FETを理解しよう」トランジスタ技術 2003年4月号 p142に「図2-2(b)に示すエンハンスメント・モードは、・・・CMOSロジックICなどのスイッチング素子としてよく使われます。」との記述あり。
  9. ^ Sziklai Pair: Sziklai compound or complementary pair (Electronics Notes)
  10. ^ 液晶ディスプレイ発展の系統化調査 (技術の系統化調査報告共同研究編 Vol.8 2015. March) p55
  11. ^ a b 1960: METAL OXIDE SEMICONDUCTOR (MOS) TRANSISTOR DEMONSTRATED (Computer History Museum)
  12. ^ a b 1963: COMPLEMENTARY MOS CIRCUIT CONFIGURATION IS INVENTED（Computer History Museum）
  13. ^ 288-bit CMOS SRAM, RCA, 1968 (Computer History Museum)
  14. ^ 1972～1973年 電卓用CMOS LSIの製品化（シャープ、東芝）～集積回路～ (日本半導体歴史館)
  15. ^ 1971年4月 CMOS IC (EPSON)
  16. ^ デジタル表示時計の元祖とは？ (時計Begin)
  17. ^ M5101-4, M5101L-4 256 x 4 BIT STAIC CMOS RAM (DATASHEET ARCHIVE)
  18. ^ a b c M2147H HIGH SPEED 4096 x 1-BIT STAIC RAM (DataSheetsPDF.com) データシートにHMOSとなっているが、NMOSロジックの一種である。
  19. ^ 1978年 二重ウエル CMOS高速SRAMの開発　(日立) ～集積回路～ (日本半導体歴史館)
  20. ^ a b HM6147H Series 4096-word x 1-bit High Speed CMOS Static RAM (ALLDATASHEET.COM)
  21. ^ Tomayko, James (April 1987). “Computers in Spaceflight: The NASA Experience”. NASA. 2023年3月10日閲覧。
  22. ^ a b Gealow, Jeffrey Carl (1990). Impact of processing technology on dram sense amplifier design (Thesis). hdl:1721.1/61805。
  23. ^ a b c “IEEE Andrew S. Grove Award Recipients”. IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. 4 July 2019閲覧。
  24. ^ Davari, Bijan (1988). “A high-performance 0.25 micrometer CMOS technology”. International Electron Devices Meeting. doi:10.1109/IEDM.1988.32749. 
  25. ^ a b “Memory”. STOL (Semiconductor Technology Online). 25 June 2019閲覧。
  26. ^ “Atomic layer doping apparatus and method”. Google Patents (22 August 2001). 5 July 2019閲覧。
  27. ^ “Toshiba and Sony Make Major Advances in Semiconductor Process Technologies”. Toshiba. (3 December 2002). https://www.toshiba.co.jp/about/press/2002_12/pr0301.htm 26 June 2019閲覧。 
  28. ^ “A Banner Year: TSMC Annual Report 2004”. TSMC. 5 July 2019閲覧。
  29. ^ “1978: Double-well fast CMOS SRAM (Hitachi)”. Semiconductor History Museum of Japan. 2019年7月5日時点のオリジナルよりアーカイブ。2019年7月5日閲覧。
  30. ^ “Global FinFET Technology Market 2024 Growth Analysis by Manufacturers, Regions, Type and Application, Forecast Analysis”. Financial Planning. (July 3, 2019). https://financialplanning24.com/global-finfet-technology-market-2024-growth-analysis-by-manufacturers-regions-type-and-application-forecast-analysis/ 6 July 2019閲覧。 
  31. ^ 【簡単解説】なぜCMOSは低消費電力なのか？ (Semi journal)
  32. ^ 半導体の微細化　スケーリング則とは (日清紡マイクロデバイス株式会社)
  33. ^ 半導体の微細化　スケーリング則の限界 (日清紡マイクロデバイス株式会社)
  34. ^ 富永四志夫, 小佐保信, 久保征治「CMOS技術動向と応用展開」（PDF）『日立評論』第66巻第7号、日立評論社、1984年7月、477-482頁、ISSN 03675874。 
  35. ^ 汎用CMOSロジックICに静電気が印加された場合、どのような不具合が発生しますか？また、その対策方法は？ (東芝デバイス＆ストレージ株式会社)
  36. ^ MOSFETの『出力特性』と『線形領域、飽和領域、遮断領域』について！
  37. ^ 新庄直樹「日本のスーパコンピュータ開発史」『電子情報通信学会 通信ソサイエティマガジン』第11巻第1号、電子情報通信学会、2017年、61-67頁、doi:10.1587/bplus.11.61、ISSN 2186-0661。 
  38. ^ Cray Y-MPのシリーズ機と廉価版「Cray Y-MP EL」(マイナビニュース)
  39. ^ 科学用語の基礎知識 電子部品編 (NELECP)、CD4000 series
「https://ja.wikipedia.org/w/index.php?title=CMOS&oldid=102102221」から取得