MULTIPLEKSER DAN DEMULTIPLEKSER

5.1. Multiplekser
Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang menerima
beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan satu data input masuk ke
output, yang diatur oleh input selektor. Oleh karena itu, MUX memiliki fungsi sebagai
pengontrol digital. MUX memiliki kanal input lebih besar dari 1 (minimal 2), dan hanya
memiliki 1 kanal output. .Jumlah selektor adalah 2ⁿ, dilihat dari banyaknya kanal input
(n).Diagram multiplekser secara umum ditunjukkan oleh gambar di bawah ini.

I0

Multiplekser
I1
Input •
Data Output
• Z
•
•
IN-1

Selektor input

Multiplekser bekerja seperti sebuah switch multi posisi yang dikontrol secara digital, dimana
kode digital yang diberikan ke selector input mengontrol input-input mana yang akan dipswitch
ke output. Proses ini disebut multiplexing.
5.1.1. MUX 2 kanal 1 bit
MUX 2 kanal 1 bit menunjukkan MUX dengan 2 kanal input (A dan B ) dan selektor (S).

MUX
2 kanal 1 Y
bit
B

Tabel kebenaran
Selektor (S) Output (Y)
Persamaan Output :
0 Y=A
1 Y =B

Rangkaiannya :

S
5.1.2. MUX 4 kanal 1 bit
MUX 4 kanal 1 bit menunjukkan MUX dengan 4 kanal input (A, B,C, D) dan 2 selektor
(So dan S1).

MUX
B 4 kanal 1 Y
bit
C

D
So
S1

Tabel Kebenaran

Selektor Output
So Sı Y
0 0 Y=A
0 1 Y=B
1 0 Y=C
1 1 Y=D

Persamaan Output :
Rangkaiannya :

5.1.3. MUX 4 kanal 2 bit

Input dan output pada MUX jenis ini merupakan grup data 2 bit.2 bit output akan
match dengan 2 bit input ke satu dan kedua, tergantung kepada selector input (S).
Gambar MUX diperlihatkan seperti gambar dibawah ini:

A1
A A0 MUX
2 kanal 2 bit
B1
B B0
Z1
Z0 Z
C1
C C0

D1
D D0

S
 Tabel Kebenaran

Selektor (S) Output (Z)

S1 S0 Z0 Z1
0 0 A0 A1
0 1 B0 B1
1 0 C0 C1
1 1 D0 D1

5.1.4. Penggunaan Multiplekser

Multiplekser dapat digunakan pada :
 Seleksi data
 Data routing (perjalanan data)
Multiplekser biasanya menentukan perjalanan data dari satu sumber data diantara
beberapa sumber ke satu tujuan.
 Operation sequencing (pengurutan operasi)
 Konversi parallel ke seri
Kebanyakan system digital memproses data biner secara parallel (seluruh bit secara
serentak), karena teknik ini lebih cepat. Tetapi apabila data ini harus disalurkan ke
tempat-tempat yang relative jauh, susunan parallel ini menjadi tidak efektif, karena
memerlukan banyak saluran transmisi.Oleh karena itu, data biner berbentuk parallel
sering diubah menjadi bentuk seri sebelum disalurkan ke tujuan yang jauh.
 Menghasilkan bentuk gelombang
 Menghasilkan fungsi logika
5.2. DEMULTIPLEKSER
Demultiplekser (De-Mux) atau disebut juga distributor data. De-Mux memiliki satu kanal
input yang didistribusikan ke beberapa kanal output. Selektor input menentukan ke output mana
input data akan didistribusikan. Jumlah selector adalah 2ⁿ, dilihat dari banyaknya kanal output.
Diagram umum dari demultiplekser ditunjukkan oleh gambar dibawah ini

Y0

Demultiplekser Y1

I
•
•
•

YN-1

Selektor Input
5.2.1.De-Mux 2 kanal 1 bit
De-Mux jenis ini memiliki satu buah kanal input satu bit dan dua buah kanal input
satu bit.

Y0
De-Mux 2
kanal 1 bit
A

Y1
S

Persamaan Output :
Y0 = S’A
Y1 = SA

Rangkaiannya :
5.2.2. De-Mux 4 kanal 1 bit
De-Mux jenis ini memiliki satu buah kanal input satu bit yang dapat didistribusikan ke
empat kanal output 1 bit.

Y0

De-Mux Y1
A 4 kanal 1 bit
Y2

Y3
S1 S0

Persamaan Output :
Y0 = S1’S0’A
Y1 = SI’S0 A
Y2 = S1 S0’A
Y3 = S1 S0 A

Rangkaiannya :
Contoh soal :
Realisasikan persamaan logika dibawah ini dengan: MUX 2 kanal 1 bit dan MUX 4 kanal
1 bit.

Jawaban

a. MUX 2 kanal 1 bit

Tabel Kebenaran

Input Output
C B A X
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Misal kita ambil input C sebagai selector, maka:

Selektor Input Output

C B A Y
0 0 0
0 0 1 0
1 0 1
1 1 0
0 0 1
1 0 1 1
1 0 1
1 1 1

X=1

Rangkaiannya :
 b. MUX 4 kanal 1 bit
Tabel Kebenarannya sama dengan MUX 2 kanal 1 bit

Input Selektor Output

C B A Y
0 0
0 0
1 1 X=C
0 0
Rangkaiannya : 0 1
1 1 X=C
0 1
1 0
1 1
0 0
1 1 X=1
1 1

LATIHAN SOAL X=C

1. Realisasikan persamaan logika berikut memakai MUX 8 kanal 1 bit dan gerbang-
gerbang dasar yang diperlukan.
F(A,B,C,D) = ∑ (0,2,3,4,6,7-9,12,14,15)

2. Rancang rangkaian MUX 8 kanal 1 bit. Tulis persamaan logika, buat table kebenaran,
dan gambar rangkaian dalamnya

3. Implementasikan dengan MUX 4 kanal 1 bit

b. F(R,S,T,U) = ∏M (0-2,3-6,8,13-15)