PERCOBAAN I

PENGENALAN GERBANG LOGIKA DASAR

1.1 TUJUAN
Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu :
1. Memahami pengoperasian gerbang logika dasar
2. Merancang dasar-dasar rangkaian logika
3. Menjalankan modul rangkaian logika

1.2 PERALATAN
1. Papan percobaan
2. IC 7408 (And), IC7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402
(Nor), IC 7486 (Ex- Or)
3. LED
4. Power Supply
5. Kabel penghubung

1.3 DASAR TEORI

1. Gerbang AND
Rangkaian AND dinyatakan sebagai F = A*B, output rangkaian F menjadi
1 hanya ketika kedua input A dan B bernilai 1 dan output F menjadi 0
pada nilai A dan B yang lainnya.

*Simbol Gerbang AND Tabel Kebenaran

A B F
0 0 0
0 1 0
1 0 0
1 1 1
2. Gerbang OR
Rangkaian OR dinyatakan dalam F= A+B, dan output rangkaian F
menjadi 0hanya ketika kedua input 0 dan F menjadi 1 pada nilai A
dan B yang lain.
*Simbol Gerbang OR Tabel Kebenaran
A B F
0 0 0
0 1 1
1 0 1
1 1 1

3. Gerbang NOT (Inverter)

Rangkaian NOT juga dikenal sebagai Inverter dan dinyatakan sebagai
F=A, nilai output F merupakan negasi dari input A bernilai 1, maka nilai
output F menjadi 0 demikian sebaliknya.
*Simbol Gerbang NOT Tabel Kebenaran
A F
0 1
1 0

4. Gerbang NAND
Rangkaian NAND dinyatakan sebagai F = A*B dan output F bernilai 0
ketika kedua input A dan B bernilai 1 dan 1 untuk nilai yang lain.

*Simbol Gerbang NAND Tabel Kebenaran

A B F
0 0 1
0 1 1
1 0 1
1 1 0
5. Gerbang NOR
Rangkaian NOR dinyatakan sebagai F = A+B , dan output F bernilai 1
ketika kedua input A dan B benilai 0 dan output F menjadi 0 untuk nilai-
nilai input yang lain.

*Simbol Gerbang NOR Tabel Kebenaran

A B F
0 0 1
0 1 0
1 0 0
1 1 0

6. Exlusive-OR
Rangkaian EX-OR dinyatakan sebagai F = (A*B) + (A*B) = A B dan
output menjadi 0 ketika input A dan B pada level yang sama dan output F
bernilai 1 ketika input pada level yang berbeda.

*Simbol Gerbang EX-OR Tabel Kebenaran

A B F
0 0 0
0 1 1
1 0 1
1 1 0

7. Gerbang EX-NOR
Rangkain EX-NOR dinyatakan sebagai F = ( A B ) = (A*B) + (A*B)
dan output menjadi 1 ketika kedua input pada level yang sama dan output
F bernilai 0 ketika kedua input berada pada level yang berbeda.
 * Simbol Gerbang EX-NOR Tabel Kebenaran
A B F
0 0 1
0 1 0
1 0 0
1 1 1

1.4 PROSEDUR PERCOBAAN

1. Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR,

dan EX-OR, EX-NOR dan membuat tabel kebenarannya.
2. Dengan menggunakan logic circuit, mencoba membuat rangkaian
Seperti pada percobaan berikut ini :

1.5 Hasil Percobaan :

1. Data yang didapat setelah dilakukan percobaan adalah sebagai berikut :

a. Gerbang AND / IC (74LS08)

A B F
0 0 0
0 1 0
1 0 0
1 1 1

b. Gerbang OR / IC (74LS32)
 A B F
0 0 0
0 1 1
1 0 1
1 1 1

c. Gerbang NOT / IC (74LS04)

A F
0 1
1 0

d. Gerbang NAND / IC (74LS00)

A B F
0 0 0
0 1 0
1 0 0
1 1 1

e. Gerbang NOR / IC (74LS02)

A B F
0 0 1
0 1 0
1 0 0
1 1 0

f. Gerbang EX-OR / IC (74LS86)

 A B F
0 0 0
0 1 1
1 0 1
1 1 0

g. Gerbang EX-NOR / IC (74LS266)

A B F
0 0 1
0 1 0
1 0 0
1 1 1

2. Data yang didapat setelah dilakukan percobaan :

a) Rangkaian Logic.
b) Persamaan dari rangkaian diatas :

F = (X*Y) + (Y*Z)

c) Tabel kebenaran.

X Y Z F

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0
 PERCOBAAN II
PENYEDERHANAAN RANGKAIAN LOGIKA
( MENGGUNAKAN METODE K-MAP )

2.1. TUJUAN
Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu:
1. Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean
dan table kebenaran yang diketahui.
2. Menggunakan K-Map untuk memecahkan persoalan desain rangkaian
sederhana.

2.2. PERALATAN
1. Modul rangkaian logika.
2. Papan percobaan

2.3. DASAR TEORI

2.3.1 Peta Karnaugh
Peta karnaugh adalah (Karnaugh map, K-Map) dapat digunakan
untuk menyederhanakan persamaan logika yang menggunakan paling
banyak enam variabel. Dalam laporan ini hanya akan dibahas
penyederhanaan persamaan logika hingga empat variabel. Penggunaan
persamaan logika dengan lima atau enam variabel disarankan
menggunakan program komputer.
Peta merupakan gambar suatu daerah. Peta karnaugh
menggambarkan daerah logika yang telah dijabarkan pada tabel
kebenaran. Penggambaran daerah pada peta karnaugh harus mencakup
semua kombinasi dari semua variabel yang digunakan pada suatu
persamaan logika. Daerah pada peta karnaugh dapat tumpang tindih antara
satu kombinasi variabel dengan kombinasi variabel yang lain. Sebagai
contoh adalah persamaan logika dua variabel X= . Peta Karnaugh untuk
persamaan tersebut harus mencakup semua kombinasi semua variabelnya,
yaitu . Peta Karnaugh untuk persamaan tersebut dapat
dilihat pada Gambar (a). Sedangkan Peta Karnaugh untuk 3 dan 4 variabel
dapat dilihat pada Gambar (b) dan (c).
Bila ada 2 inputan (22)
2.4 PROSEDUR PERCOBAAN

1. Menyederhanakan persamaan berikut ini dengan menggunakan K-map,

menggambarkan rangkaiannya dan membuat table kebenarannya.

2. Merangkai gambar dibawah ini pada modul rangkaian logika dan

menuliskan tabel kebenarannya.

2.5 Hasil Percobaan

Tabel Kebenaran :

Input Output
X Y Z F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0

Peta K-Map :

YZ
00 01 11 10
X
0 0 0 1 1
1 1 1 0

Gambar rangkaian logika

Tabel kebenaran :
Input Output
X Y F
0 0 0

0 1 1

1 0 1

1 1 0

1. Gambar rangkaian logika

Tabel kebenaran :

Input Output
A B C D X
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Membuat K-map dari tabel kebenaran di atas didapat, sebagai berikut :

CD
00 01 11 10
AB
00 0 1 0 0
01 1 1 1 1
11 1 1 1 1
10 0 1 1 1

Gerbang logika setelah disederhanakan

 PERCOBAAN III
RANGKAIAN ARITMATIKA DIGITAL

3.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami rangkaian aritmetika digital : adder
2. Mendesain rangkaian adder

3.2 PERALATAN
1. Modul rangkaian logika
2. Kabel
3. Breadboard
4. Power Supply

3.3 DASAR TEORI

Penyederhanaan half adder dengan menggunakan K-Map :

1. Peta K-map untuk Sum :

Rangkaian Logikanya :

B
A 0 1
0 0 1

1 1 0

Persamaan yang diperoleh :

Sum
 2. Peta K-map Cout

Rangkaian Logikanya :

B
A 0 1

0 0 0

1 0 1

Persamaan yang diperoleh :

Cout = A. B

Penyederhanaan full adder dengan menggunakan K-Map :

1. Peta K-Map Sum

B Cin
A 00 01 11 10
0 0 1 0 1
1 1 0 1 0

Persamaan yang diperoleh :

F = AB Cin + AB Cin + AB Cin + AB Cin

Rangkaian logikanya :

Persamaan diatas dapat kita sederhanakan dengan menggunakan Metode Aljabar

Boole, sehingga di dapat :

Sum

Rangkaian Logikanya :
Membuat tabel kebenaran :
Input Output
A B Cin Sum
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

2. Peta K-Map Cout

B Cout
A 00 01 11 10
0 0 0 1 0 Persamaan untuk Cout :
Cout
1 0 1 1 1

Rangkaian logika untuk Cout;

Penyederhanaan dengan Aljabar Boole:

Rangkaian logika dengan Aljabar Boole:

Tabel kebenaran :
Input Output
A B Cin Cout
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

3.4 PROSEDUR PERCOBAAN :

1. Dengan menggunakan modul rangkaian logika, mengimplementasikan

rangkaian half adder, seperti pada gambar dibawah ini dan membuat table
kebenaranya.
2. Seperti gambar prosedur 1,mengimplementasikan rangkaian full adder, seperti
pada gambar dibawah ini dan membuat table kebenarannya.

3.5 HASIL PERCOBAAN

1. Membuat Gambar Half Adder

Untuk mencari tabel kebenaran dari gambar di atas harus dilakukan percobaan
Dari percobaan diperoleh tabel kebenaran sebagai berikut :
Tabel Kebenaran
Input Output
Ao Bo Sum Cout
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

2.Membuat Gambar Full Adder

Untuk mencari tabel kebenaran dari gambar di atas harus dilakukan percobaan
Dari percobaan diperoleh tabel kebenaran sebagai berikut :
 PERCOBAAN IV
APLIKASI GERBANG-GERBANG LOGIKA

4.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami sifat universal dari gerbang NAND dan NOR.
2. Mengkonversikan sebuah rangkaian logika yang terdiri dari bermacam-
macam gerbang menjadi terdiri dari NAND saja atau NOR saja.

4.2 PERALATAN :
1. Modul rangkaian logika
2. Papan Percobaan
4.3 Dasar Teori

4.3.1 Gerbang NOR

Gerbang NOR (NOT OR) merupakan gabungan dari gerbang OR
dan NOT. Keluaran gerbang ini berkebalikan terhadap keluaran gerbang
OR. Gerbang NOR dapat dibentuk dengan menambahkan gerbang NOT
dibagiuan keluaran gerbang OR. Tenda lingakaran kecil dikeluaran
gerbang NOR menandakan bahwa telah digabungkan gerbang NOT pada
gerbang aslinya.
Notasi boole untuk gerbang NOR adalah tanda + diikuti dengan
pemberian garis diatasnya. A yang di-NOR-kan dengan B dinotasikan
 Gerbang NOR disebut gerbang universal karena dari gerbang ini dapat
dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.

Adanya sifat universal dari gerbang NOR menjadikan banyak gerbang

logika yang dapat diwakili oleh gerbang NOR.

4.3.1 Gerbang NAND

Gerbang NAND (NOT-AND) merupakan gabungan dari gerbang
AND dan NOT. Keluaran gernag ini berkebalikan terhadap keluaran
gerbang AND. Gerbang NAND dapat dibentuk dengan menambahkan
gerbang NOT dibagiuan keluaran gerbang AND. Tenda lingakaran kecil
dikeluaran gerbang NAND menandakan bahwa telah digabungkan gerbang
NOT pada gerbang aslinya.
Notasi boole untuk gerbang NAND adalah tanda kali diikuti
dengan pemberian garis diatasnya. A yang di-NAND-kan dengan B

Gerbang NAND disebut gerbang universal karena dari gerbang ini dapat
dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.
4.4 PROSEDUR PERCOBAAN
1. Pada modul, implementasikan rangkaian dibawah ini.

Membuat tabel kebenarannya dan menentukan apakah rangkaian tersebut.

2. Membuat rangkaian yang terdiri dari gerbang AND, OR, dan NOT saja
3. Mengetahui persamaan Y = A.B + A. C
4. Membuat persamaan di atas menjadi persamaan untuk gerbang NAND
saja.

Rangkaian Multilevel NAND

4.5 HASIL PERCOBAAN :

Tabel Kebenaran:
1.

Input Output

A B F

0 0 0

0 1 1

1 0 1

1 1 0

Rangkaian logikanya :

Tabel Kebenaran:

3.
4.Rangkaian logikanya :

TUGAS
1. Dari persamaan logika pada langkah 4. Dari percobaan multilevel NAND,
buatlah rangkaiannya hanya dengan menggunakan Gerbang NOR saja.

JAWAB TUGAS
1.

Tabel Kebenaran :
1. RANGKAIAN YANG ANDA BUAT MASUKKAN DISINI
DAN TABEL KEBENARAN

A B C Y

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

4. Jika menggunakan NAND saja :

Rangkaianlogikanya :

Tabel Kebenaran

A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Gerbang Logikanya :
 PERCOBAAN V
APLIKASI GERBANG GERBANG LOGIKA 2

5.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami prinsip kerja dari rangkaian Encoder dan Decoder.
2. Mendesain rangkaian Encoder dan Decoder dari gerbang-gerbang logika.
3. Memahami prinsip kerja rangkaian Multiplexer dan Demultiplexer.
4. Mendesain rangkaian Multiplexer dari gerbang-gerbang logika.

5.2 PERALATAN :

Modul rangkaian logika

Papan percobaan

5.3 LANDASAN TEORI

IC DECODER (74LS154)
 Tabel Kebenaran Decoder
INPUTS OUTPUTS
G G D C B A 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1
1 2 0 1 2 3 4 5
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H

L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L

Ket :

H = High Level,
L = Low Level,
X = Dont Care
Dari tabel kebenaran di atas, jika menggunakan bentuk POS (Product of Sum),
di mana L = 0 dan H = 1
 Rangkaian Decoder
 IC ENCODER (74LS148)

Tabel Kebenaran Encoder

INPUTS OUTPUTS

E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0

H X X X X X X X X H H H H H

L H H H H H H H H H H H H L

L X X X X X X X L L L L L L

L X X X X X X L H L L H L L

L X X X X X L H H L H L L L

L X X X X L H H H L H H L L

L X X X L H H H H H L L L L

L X X L H H H H H H L H L L

L X L H H H H H H H H L L L

L L H H H H H H H H H H L L

Karnaugh map dari tabel kebenaran di atas tidak mungkin untuk digambar karena
ada 8 input.
 RANGKAIAN ENCODER
 IC MULTIPLEXER (74LS151)

Tabel Kebenaran
INPUT
OUTPUT
STROBE SELECT D0 D1 D2 D3 D4 D5 D6 D7

S C B A Y

H X X X X X X X X X X X L

L L L L L X X X X X X X L

L L L L H X X X X X X X H

L L L H X L X X X X X X L

L L L H X H X X X X X X H

L L H L X X L X X X X X L

L L H L X X H X X X X X H

L L H H X X X L X X X X L

L L H H X X X H X X X X H

L H L L X X X X L X X X L

L H L L X X X X H X X X H

L H L H X X X X X L X X L

L H L H X X X X X H X X H

L H H L X X X X X X L X L

L H H L X X X X X X H X H

L H H H X X X X X X X L L

L H H H X X X X X X X H H
 D. DEMULTIPLEXER
IC DEMULTIPLEXER (74LS138)

Tabel Kebenaran

INPUTS OUTPUTS

H X X X X X H H H H H H H H
X H X X X X H H H H H H H H
X X L X X X H H H H H H H H
L L H L L L L H H H H H H H
L L H H L L H L H H H H H H
L L H L H L H H L H H H H H
L L H H H L H H H L H H H H
L L H L L H H H H H L H H H
L L H H L H H H H H H L H H
L L H L H H H H H H H H L H
L L H H H H H H H H H H H L
 RANGKAIAN LOGIKA

E. BINARY CODE DESIMAL ( BCD)

 Tabel Kebenaran:

D C B A LT BI RBI Play
X X X X X 0 X Off
X X X X 1 0 0 Off
0 0 0 0 1 1 1 0
0 0 0 1 1 1 1 1
0 0 1 0 1 1 1 2
0 0 1 1 1 1 1 3
0 1 0 0 1 1 1 4
0 1 0 1 1 1 1 5
0 1 1 0 1 1 1 6
0 1 1 1 1 1 1 7
1 0 0 0 1 1 1 8
1 0 0 1 1 1 1 9
1 0 1 0 1 1 1
1 0 1 1 1 1 1
1 1 0 0 1 1 1
1 1 0 1 1 1 1
1 1 1 0 1 1 1
1 1 1 1 1 1 1 Off
5.4 PROSEDUR PERCOBAAN:

PERCOBAAN DECODER DAN ENCODER

1. Buatlah tabel kebenaran dari sebuah Decoder 4 x 19. Mendapatkan

outputnya. Dari hasil masing-masing outputnya, didapatkan persamaan
logikanya. Membuat rangkaian decodernya dan mendapatkan kebenaran
dari rangkaian yang dibuat tersebut.

2. Buatlah tabel kebenaran dari sebuah Encoder 10 x 4. Mendapatkan

outputnya. Dari hasil masing-masing output, didapatkan persamaan
logikanya. Membuat rangkaian Encodernya, dan mendapatkan kebenaran
dari rangkaian yang dibuat .

PERCOBAAN MULTIPLEXER

1. Buatlah tabel kebenaran untuk Multiplexer yang melayani 4 data yang

berbeda. Menenentukan berapa select line yang harus digunakan.
mendapatkan outputnya.

2. Berdasarkan output yang telah diperoleh, menententukan persamaan

logikanya. Memuatlah rangkaian multiplexer, dan mendapatkan kebenaran
dari rangkaian yang telah dibuat.
5.5 HASIL PERCOBAAN
PERCOBAAN DECODER DAN ENCODER
1. Tabel kebenaran decoder
INPUTS OUTPUTS
G G D C B A 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1
1 2 0 1 2 3 4 5
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H
L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L
Persamaan Logikanya:
 Rangkaian Decoder
 Tabel Kebenaran Encoder

INPUTS OUTPUTS

E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0

H X X X X X X X X H H H H H

L H H H H H H H H H H H H L

L X X X X X X X L L L L L H

L X X X X X X L H L L H L H

L X X X X X L H H L H L L H

L X X X X L H H H L H H L H

L X X X L H H H H H L L L H

L X X L H H H H H H L H L H

L X L H H H H H H H H L L H

L L H H H H H H H H H H L H

Persamaan Logikanya:
 RANGKAIAN ENCODER
PERCOBAAN MULTIPLEXER :
1. Tabel kebenaran :

INPUT
OUTPUT
STROBE SELECT D0 D1 D2 D3 D4 D5 D6 D7

S C B A Y

H X X X X X X X X X X X L

L L L L L X X X X X X X L

L L L L H X X X X X X X H

L L L H X L X X X X X X L

L L L H X H X X X X X X H

L L H L X X L X X X X X L

L L H L X X H X X X X X H

L L H H X X X L X X X X L

L L H H X X X H X X X X H

L H L L X X X X L X X X L

L H L L X X X X H X X X H

L H L H X X X X X L X X L

L H L H X X X X X H X X H

L H H L X X X X X X L X L

L H H L X X X X X X H X H

L H H H X X X X X X X L L

L H H H X X X X X X X H H
Persamaan Logikanya:
 RANGKAIAN MULTIPLEXER